基于单片机的智能温度监控毕业设计正文

基于单片机的智能温度监控毕业设计正文内容摘要：

D}{48H}。 该命令把触发寄存器中的 TH、 TL字节分别复制到 EERAM 的 TH、 TL 的字节上。 若主 CPU 发出命令后又进行读操作，只要DS18B20 正忙于复制，主 CPU 就读“ 0”；当复制工作完成后， DS18B20 又返回“ 1”。 如果是寄生电源供电，主 CPU在发出该命令后就把单线总线拉到高电平，并保持 10ms。 5) 重新调出 EERAM（ RECALL EERAM） {B8H}。 该命令是把存储器在 E2RAM 温度触发器 TH、 TL内的数据重新调入暂存器的 TH、 TL 字节。 每次 DS18B20 上电时也自动进行这种操作，因此，只要器件接通电源，暂存存储器的 TH、 TL 中已经有效的数据供使用。 桂林电子科技大学毕业设计（论文）报告用纸 第 13 页 共 40 页 若主 CPU 在发出该命令之后又进行读操作，只要 DS18B20 正忙于进行调出，主 CPU 就读得“ 0”（表示“忙碌”）；完成调出操作后 DS18B20 既返回“ 1”（表示 “操作完毕”）。 6) 读电源（ READ POWER SUPPLY） {B4H}。 此项命令发送给 DS18B20 之后，对主 CPU发出的每条读命令， DS18B20 都向主 CPU 提供电源方式信号“ 0”（表示由寄生电源供电）或者“ 1”（表示由外部电源供电）。 DS18B20 的工作时序 主机使用时间隙来读写 DS18B20 的数据位和写命令字的位。 a) 初始化 主机总线 T0 时刻发送复位脉冲（最短为 480us 的低电平信号），接着在 T1时刻释放总线并进入接受状态， DS18B20 再检验到总线的上升沿之后，等待 15us～ 60us，接着在 T2时刻发出存在脉冲（ 60us～ 240us），如图 所示。 图 DS18B20 初始化时序图 b) 写时间隙 当主机总线在 T0 时刻从高拉至低电平时，就产生写时间隙，如图 35（ a,b），从T0 时刻开始 15us 之内应将所需写的位送到总线上， DS18B20 在 T0后 15us～ 60us 间对总线采样。 若为低电平，则写入的是 0，如图 ；若为高电平，则写入的位是 1，见图。 连续写 2位时间间隙应大于 1us。 桂林电子科技大学毕业设计（论文）报告用纸 第 14 页 共 40 页 图 写时间隙 c) 读时间隙 如图 ，总线 T0 时刻从高拉至低电平时，总线只需保持低电平 1us。 之后在 T1时刻将总线拉高，产生读时间隙，读时间隙在 T1时刻和 T2时刻前有效。 T2 距 T0 为 15us，也就是说， T2 时刻前主机必需完成读位，并在 T0 后的 60us～ 120us 内释放总线。 图 读时序 DS18B20 与单片机的硬件接口 因为 DS18B20 是单线接口器件，因此它与单片机硬件接口十分简 单，只需占用单片机的一个双向的 I/O口，其接口电路见图。 在此采用外部电源供电，占用 89S52 的 口。 图 单片机接口电路 VDD 89S52 DS18B20 +5V GND DQ 外接 +5V 桂林电子科技大学毕业设计（论文）报告用纸 第 15 页 共 40 页 DS18B20 使用中注意事项 DS18B20 虽然具有测温系统简单、测温精度高、连接方便、占用口线少等优点，但在实际应用中也应注意以下几方面的问题： a) 较小的硬件开销需要相对复杂的软件进行补偿，由于 DS1820 与微处理器间采用串行数据传送，因此，在对 DS1820 进行读写编程时，必须严格的保证读写时序，否则将无法读取测温结果。 在使 用 PL/M、 C 等高级语言进行系统程序设计时，对 DS1820操作部分最好采用汇编语言实现。 b) 在 DS1820 的有关资料中均未提及单总线上所挂 DS1820 数量问题，容易使人误认为可以挂任意多个 DS1820，在实际应用中并非如此。 当单总线上所挂 DS1820 超过 8个时，就需要解决微处理器的总线驱动问题，这一点在进行多点测温系统设计时要加以注意。 c) 连接 DS1820 的总线电缆是有长度限制的。 试验中，当采用普通信号电缆传输长度超过 50m时，读取的测温数据将发生错误。 当将总线电缆改为双绞线带屏蔽电缆时，正常通 讯距离可达 150m，当采用每米绞合次数更多的双绞线带屏蔽电缆时，正常通讯距离进一步加长。 这种情况主要是由总线分布电容使信号波形产生畸变造成的。 因此，在用 DS1820 进行长距离测温系统设计时要充分考虑总线分布电容和阻抗匹配问题。 d) 在 DS1820 测温程序设计中，向 DS1820 发出温度转换命令后，程序总要等待DS1820 的返回信号，一旦某个 DS1820 接触不好或断线，当程序读该 DS1820 时，将没有返回信号，程序进入死循环。 这一点在进行 DS1820 硬件连接和软件设计时也要给予一定的重视。 MCS51 系列单片机简介 MCS51 系列单片机 MCS51 系列单片机研制于 1980 年，由 Intel 公司所开发，其结构是 8048 的延伸，改进了 8048 的缺点，其 ROM、 RAM 都可扩充至 64KB，也增添了如乘（ MUL）、除（ DIV）、减（ SUBB）、比较（ CJNE）、栈入（ PUSH）、栈出（ POP）、 16 位数据指针、布尔代数运算等指令，以及串行通信能力和 5 个中断源。 8052有 6个中断源。 MCS51 系列单片机特点如下： (1)专为控制应用所设计的八位 CPU ； (2)具有布尔代数的运算能力； (3)32条双项且可被独立寻址的 I\O口； (4)芯片内有 128 字节可供存储数据的 RAM（ 8052： 256字节）； (5)内部有两组 16 位定时器（ 8052 有 3个）； (6)具有全多工传输信号 UART；(7)5 个中断源，且具有两级（高／低）优先权顺序的中断结构； (8)芯片内有 4KB（ 8KB/8052）的程序存储器（ ROM）； (9)芯片内有时钟（ CLOCK）振荡器电路； (10)程序存储器可扩展至 64KB（ ROM）； (11)数据存储器可扩展至 64KB（ RAM）。 MCS51系列单片机引脚介绍 桂林电子科技大学毕业设计（论文）报告用纸 第 16 页 共 40 页 a) 时钟电路引脚 MCS－ 51单片机的时钟可以由内部方式和外部方式产生， XTAL1（ 19脚）和 XTAL2（ 18脚）即为单片机的两个时钟引脚。 1)内时钟引脚 8052 单片机片内有振荡电路，只需在 XTAL1 和 XTAL2 间外接石英晶体和电容组成的并联振荡电路（晶振器），晶体可以在固有频率 ～ 12MHz 的晶振器之间任选晶体，电容可以在 20～ 60pF 的电容之间任选，通常选择 30pF 的瓷片电容。 在单片机控制的数字显示温度计电路设计的这个部 分，就是采用内时钟引脚，其中晶振器为 6MHz，两个电容均为 30pF。 2)外时钟方式， XTAL1 接地， XTAL2 接外部振荡器。 由于 XTAL2 端的电平不是 TTL电平，故接一个上拉电阻。 外部振荡器的频率应低于 12MHz。 b) 制信号引脚 ,包括 RST/Vpd、 ALE/PROG非、 PSEN非、 EA非／ Vpp。 下面分别对其进行介绍： 1) RST/Vpd（ 9脚） ：复位信号／备用电源引脚 当输入的复位信号延续２个机器周期以上，高电平即为有效，用以完成单片机的复位操作。 复位后影响片内特殊功能寄存器的状态，但不影响片内 RAM状态。 同一引脚的Ｖ pd是备用电源输入端（ Vpd接＋ 5V备用电源）。 在 Vcc断电时，为保证 RAM中的信息不丢失，可使此引脚完成掉电保护功能。 2) ALE/PROG非（ 30脚）；地址锁存允许信号／编程脉冲输入端 在系统扩展时， ALE用于控制把 P0口输出的低 8位地址送入锁存器锁存起来，以实现低位地址和数据的分时传送。 此外由于 ALE是以 1/6晶振频率的固定频率输出的正脉冲，因此可作为外边时钟或外部定时脉冲使用。 对片内带有４ kbyteEPROM的 8751编写固化程序时， PROG非作为编程脉冲输入端。 3) PSEN非（ 29引脚）：外边程序存储器读选通信号为低电平有效， 8051在访问片外程序存储器 时，此引脚端输出负脉冲作为读片外程序存储器的选通信号，以实现外部ROM单元的读操作。 要检查 8051上电平后 CPU能否正常到程序存储器中读取指令码，可以用示波器观察引脚 PSEN非有无脉冲输出，若有说明正常。 4) EA非／ Vpp（ 31脚）：内部和外部程序存储器选择信号 当引脚接高电平时， CPU只访问片内 4kbyte的 EPROM/ROM，执行内部程序存储器中的指令，但在程序计数器计数超过 OFFFH时（即地址大于 4kbyte时），将自动转向执行片外大于 4kbyte程序存储器内的程序。 若 EA非引脚接低电平时， CPU只访问外部程序存储器，而不管片内是否有程序存储器。 对于 8031单片机（片内无 ROM）需外扩 EPROM，故必须将 EA非引脚接地。 在对EPROM编写固化程序时，需对此引脚施加 21V的编程电压。 c) I/O（输入 /输出）接口引脚 1) 并行 I/O接口的特点 MCS51有 4个 8位并行 I/O接口 P0～ P3，他们都是双向端口，可以进行输入或者输出操作，每个口都有口锁存器和口驱动器两部分组成。 此外，它还有一个全双工串行通信口。 这 4个端口为 MCS51与外围器件或外围设备进行信息 (数据、桂林电子科技大学毕业设计（论文）报告用纸 第 17 页 共 40 页 地址、控制信号 )交换提供 了多功能的输入 /输出通道，也为 MCS51扩展外部功能、构成应用系统提供了必要的条件。 它们的特点如下： a、 4个并行 I/O接口都是双向的。 P0口为漏极开路， P P P3口均具有内部上拉电阻，它们有时被称为准双向口。 b、 4个并行口的 32条 I/O接口线都可以独立地用于输入或输出操作。 c、当 4个并行口的 I/O接口线有作输入操作时，必须对该口的锁存器进行写 1操作，以保证从 I/O接口线输入数据的正确性，这也是 4个并行接口有时被称为 “ 准 ” 双向的含义。 2) I/O接口电路功能汇总 MCS51单片机内部属单总线结构， 因此使系统在结构上增加了灵活性。 通过总线，用户可根据应用需要进行多功能的系统扩展，构成用户的实际应用系统。 MCS51系列中的 8031单片机，因其内部在结构上无程序存储器，所以它的应用系统必定为一个扩展的系统。 因此， MCS51的 4个并行 I/O接口中的 P0、 P P P3口基本上都具备有这两项功能： a、 P0口： P0口是一个多功能口除可以作为通用的输入 /输出口外，还具备用于系统扩展的第二功能。 在 MCS51的进行系统扩展时，它作为地址/数据总线口。 通过外接地址锁存器， MCS51的内部单总线可从 P0口被扩展 成 8位的数据总线和 16位地址总线的低 8位。 在实际应用中， P0口先送出外部存储器 16位地址中的低 8位至地址锁存器锁存，然后再由 P0口进行 8位数据的输入或输出； b、 P1口： P1口作为通用 I/O接口，它的每一位都可以别编程为通用 I/O接口线； c、 P2口： P2口也是一个多功能口，与 P0口相似，它除可被用作 I/O接口外，在进行系统扩展时，还可以输 16位地址总线中的高 8位，和 P0口共同构成 16位的地址总线。 当然，在 P0口和 P2口用作地址 /数据总线时，它们都不能再作为通用 I/O接口； d、 P3口： P3口也是一个多功能口，除 可以作为通用 I/O接口外，还具有多种控制功能，为通用 I/O接口时和 MCS51其他具有控制功能的输入 /输出引线在一起，共同形成 MCS51的控制总线。 P3口在作为第二功能（控制功能）使用时，它的每一位功能定义如表。 表 P3 口各引脚定义 口线 第二功能 信号名称 RXD 串行数据接收 TXD 串行数据发送 INT0 外部数据 0申请 INT1 外部数据 1申请 T0 定时器 /计数器 0 输入 T1 定时器 /计数器 1 输入 WR 外部 RAM写选通 RD 外部 RAM读选通 一个信号引脚，既是第一功能又是第二功能，在使用时也不会引起混乱和造成错误，理由如下： a、对于各种型号的芯片，其功能的第一功能信号是相同的，所不同的只在桂林电子科技大学毕业设计（论文）报告用纸 第 18 页 共 40 页 引脚的的第二功能信号上； b、对于 30 和 31各个引脚，由于第一功能信号与第二功能信号是单片机在不同工作方式下的信号，因此不会发生使用上的矛盾； c、 P3口线的情况却有所不同，它的第二功能信号都是单片机的重要控制信号。 因此在实际使用时，总是先按需要优先选用它的二功能，剩下不用的才作为口线使用。 d) MCS51单片机的复位方式和复位电路 1) 复位操作 :复。