基于tms320f2812的语音滤波处理

基于tms320f2812的语音滤波处理内容摘要：

0705F 16 非 EALLOW 保护 保留 0x007060~0x00706F 16 外部中断寄存器 0x007070~0x00707F 16 非 EALLOW 保护 保留 0x007080~0x0070BF 64 GPIO 多路选择寄存器 0x0070C0~0x0070DF 32 EALLOW 保护 GPIO 数据寄存器 0x0070E0~0x0070FF 32 非 EALLOW 保护 ADC 寄存器 0x007100~0x00711F 32 非 EALLOW 保护 保留 0x007120~0x0073FF 736 EVA寄存器 0x007400~0x00743F 64 非 EALLOW 保护 保留 0x007440~0x0074FF 192 EVB 寄存器 0x007500~0x00753F 64 非 EALLOW 保护 保留 0x007540~0x00774F 528 SCIB 寄存器 0x007750~0x00775F 16 非 EALLOW 保护 保留 0x007760~0x0077FF 160 McBSP 寄存器 0x007800~0x00783F 64 非 EALLOW 保护 保留 0x007840~0x007FFF 1984 8 TMS320F2812的中断系统原理 中断是由软件或硬件驱动的信号，该信号可以使 C28x 暂停目前执行的主程序，转而去执行一个中断服务子程序。 中断申请通常由外围设备和硬件产生，以向 C28x 传送数据或从 C28x 接收数据，如 A/D 和 D/A 转换器或其它处理器。 中断也可用作标识特殊事件已经发生的信号，如一个定时器已停止计数。 F2812 的中断可由硬件 (中断引脚、外部设备、片内外设 )或软件 (INTR、 IFR 指令或TRAP 指令 )触发。 由于 F2812 的中断源多、中断机制复杂 ,在实际的应用过程中如果中断处理不好 ,中断程序的运行会产生 混乱 ,而使得系统崩溃。 本文结合应用实践 ,详细分析了 F2812 的中断系统和中断处理过程 . 图 24 C28x 的中断源和复用情况 图 24列出了 C28x的中断源和复用情况，其中 RESET和 NMI是非屏蔽中断； XINT1和 XINT2 为外部中断；定时器 1 和定时器 2 预留给操作系统使用，其中断分配给 INT13和 INT14；也可以选择 NMI 中断同定时器 1 复用 INT13，其余 12 个可屏蔽中断直接连接在外设中断扩展模块 PIE 上，以供外部中断和 DSP 的外设使用。 9 C28x 系列 DSP 集成了丰富的片上外设，每个外设都会产生一个 或多个外设级中断，为了支持这些中断， CPU 除了支持 16 个 CPU 级的中断外，还使用中断扩展控制器来对外设中断进行仲裁。 MCBSP 接口介绍 MCBSP 的特性： MCBSP 是建立在 TMS320C2X ,C20X, C5X 以及 C54X 设备上的标准串行口。 MCBSP 有以下特性： （ 1）全双工通信方式。 （ 2）双倍缓冲的传送和三倍缓冲的接收，并适用于连续的数据流。 （ 3）对接收和传送采用独立的时钟和帧。 （ 4） 128 个通道用于传送和接收。 （ 5）多通道选择模块允许和中止每一个通道的传输。 （ 6）用两个 16 级、 32 位的 FIFO 代替 DMA（直接存储器存取）。 （ 7）支持 ABIS 模式。 （ 8）接口可直接连接于工业标准的多媒体数字信号编解码器、模拟接口芯片以及其他串行连接的 A/D 和 D/A 转换器。 （ 9）可产生外部时钟信号和帧的同步信号。 （ 10）采样率产生器可对内部采样和帧的同步信号控制进行编程。 （ 11）内部时钟和帧的产生可编程。 （ 12） 帧同步和数字钟的极性可编程。 （ 13） 支持 SPI 设备。 （ 14） 支持部分 TI/EI。 （ 15）多种数据位的大小可选择： 1 1 24 和 32 位。 （ 16）选择首先发 送 /接收高八位或者低八位。 10 图 26 MCBSP 内部功能框图 C28X 的 MCBSP 模块从属于 TI 系列的 MCBSP。 虽然它支持绝大部分 MCBSP 的应用，但也有一些实现上的限制：不支持 CLKS； CLKR/CLKX 引脚作为外部移位时钟。 表 28 MCBSP 信号总结 信号名称 类型 复位状态 说明 外部信号 外部信号名称 CLKX I/O/Z 输出 发送时钟 CLKR I/O/Z 输出 接收时钟 DR I 输出 接收串行数据 DX O/Z 高阻 发送串行数据 FSR I/O/Z 输出 接收帧同步 FSX I/O/Z 输出 发送帧同步 CPU 中断信号 CPU 或 FIFO 接收中断 MRINT CPU 或 FIFO 发送中断 MXINR 11 FIFO 事件 REVT FIFO 接收同步事件 XVET FIFO 发送同步事件 注： I=输入， O=输出， Z=高阻 MCBSP 包括数据流路径和控制数据，它们通过 7 条线连接到外部设备。 MCBSP与其接口设备进行数据通信时，通过传输引脚（ DX）来发送，通过接收引脚（ DR）来接收。 时钟形式和帧同步的控制信息通过以下引脚来传递： CLKX（发送时钟）、 CLKR（接收时钟）、 FSX（发送时钟）、 FSR（接收帧同步） TLV320A23 TLV320AIC23芯片简介 TLV320AIC23 是 TI公司推出的一款高性 能立体声音频编解码器，内置耳机输出放大器，支持 mic 和 line in 二选 一 的输入方式。 输入和输出都具有可编程的增益调节功能。 TLV320AIC23 的模／数转换器 (ADC)和数 ／模转换器 (DAC)集成在芯片内部．采用先进的 Σ△ 过采样技术．可以在 8kHz 至 96kHz 的采样率下提供 16bit、 20bit、 24bit 和 32bit的采样数据。 ADC 和 DAC 的输出信噪比分别可达 90dB 和 100dB。 同时。 TLV320AIC23还具有很低的功耗 (回放模式为 23mW。 节电模式为 15μw)。 上述优点使得 TLV320AIC23成为一款非常理想的音频编解码器，与 TI 的 DSP 系列相配合更是相得益彰。 （ 1） TLV320AIC23 详细指标：高品质的立体声多媒体数字语音编解码器 ， 在ADC 采用 48KHZ 采样率时噪音 90DB， 在 DAC 采用 48KHZ 采样率时噪音 100DB， 核心数字电压：兼容 TIF28X DSP 内核电压 ， 缓冲器和模拟：兼容 TI28X DSP 内核电压 ， 支持 8KHZ96KHZ 的采样频率 ， 软件控制通过 TIMCBSP接口 ， 音频数据输入输出通过 TIMCBSP 接口。 （ 2） TLV320AIC23 的管脚介绍 ： 芯片 TLV320AIC23 一共有 28 个管脚。 表 29 管脚的名称与功能在下表 ： 引脚 功能 AGND 模拟地 AVDD 模拟电源供应输入。 电压水平是额定 BCLK I2S 串行位时钟。 在音频主模式， AIC23 产生信号并将其发送给 DSP 芯 12 片。 在音频从模式，该信号有 DSP 芯片产生。 BVDD 缓冲器供应输入。 电压范围从 ～ CLKOUT 时钟输出。 这是 XTI 输入的缓冲版，可使用为 XTI 频率的 1 倍或 1/2 倍，在采速率控制寄存器的第 7 位控制频率的选择。 CS 控制输入端口 锁存 /地址选择。 对于 SPI 控制模式，该输入作为数据锁存控制。 对于两线控制模式，该输入定义了器件地址位的第 7 位 DIN 对于 sigmadelta 立体声 DAC,I^2C 格式的串行数据输入 DGND 数字地 DOUT 从 sigmadelta 立体声 DAC,I^2C 格式的串行数据输出 DVDD 数字电源输入。 电压范围从 ～ HPGND 模拟扬声器放大器接地 HPVDD 模拟扬声器放大器电源。 电源输入范围正常是 LHPOUT 左部立体声混频放扬声器输出，额定 0DB 输入水平是 1V（ 方均根值），在 1DB 阶段提供 73～ 6DB 的增益 LLINEIN 左立体声线输入频道。 额定 0dB输入水平是 1V，在 阶段提供从~12DB 的增益 LOUT 左立体声混音频道线输出，额定输出水平是 1V LRCIN I2S DAC 字时钟信号。 在音频主模式， AIC23 产生帧信号，并将其发送到 DSP 芯片。 在音频从模式，该信号与 DSP 芯片产生 LRCOUT I2S ADC 字时钟信号在音频主模式， AIC23 产生帧信号，并将其发送到DSP 芯片。 在音频从模式，该信号与 DSP 芯片产生。 MICBIAS 对驻极体传声器偏差调整缓冲的低噪声电压。 电压水平是额定 AVDD 的3/4 MICIN 对使用驻极体传声器偏差调整缓冲的放大器的输入。 如果没有外部阻抗，默认的增益是 5 MODE 串行接口模式。 0 为 I^2C 模式 1 为 SPI 模式 NC 空脚 RLINEIN 右立体声线输入频道。 额定 0dB输入水平是 1V，在 阶段提供从~12DB 的增益 SCLK 控制口串行数据时钟对于 SPI 和两线控制模式，这是串行时钟输入 SDIN 控制口串行数据输入。 对 SPI 和两线控制模式，这是串行数据输入，也用作复 位后的控制协议选择 13 VMID 解耦电压输入。 为进行噪声滤波， 10uF、 的电容应并行连接到这一引脚 XTI/MCLK XTO 晶振或者外部时钟的输入。 用作 AIC23 内部时钟的导出 晶振输出端，连接外部晶体。 若 XTI 连接外部时钟源，则此脚不用 （ 3） 芯片 TLV320AIC23 的功能结 构 芯片 TLV320AIC23 有一个大多数音频解码器所不具有的模拟旁路设置，它能够将模拟信号直接送出去回放，而不经过 A/D 转换，这对于系统调试非常有用。 实际最终的音频输出时模拟音频、经 D/A 转换的音频和传声 器输入 3 个的叠加，当然也可以通过软件编程实现对音频输出的控制。 为了使音频解码器能够正常工作并产生预期的音频效果，必须对相应的寄存器配置。 TLV320AIC23芯片 的使用 该芯片的典型应用是应用在音频模块中。 它是使用 DSP 芯片的 MCBSP0 通道向AIC23 发送控制信息，采用 SPI 方式。 DSP 芯片引脚 TX1 发送数据， FSX1 作片选连接 AIC23 的 CS，而 CLKX1 作为时钟信号连接 SCLK。 利用 DSP 芯片的 MCBSP1 通道作为双向数据传输通道，模拟语音信号经过音频解码器 AIC23 的处理以数字信号的 形式输出，并由 MCBSP1 传送至 DSP 芯片。 相反， DSP 芯片的数字信号可经过 MCBSP1 传送至 AIC23 芯片，经过数模转换以语音信号的形式输出。 音频处理模块的主要功能有： （ 1） 完成音频信号的初步处理，并与 DSP 芯片进行数据通信。 （ 2） 完成线输入、传声器 输入。 （ 3） 完成线输出、传声器输出。 14 第三章 系统硬件设计 硬件设计总体介绍 数据输入 模拟输入 电源模块 数据输出 存储电路 模拟输 出 时钟信号 同步信号 图 31 语音滤波总体框图 系统原理图 TLV320AIC23 TMS320F2812 电源模块 存储电路 时钟电路 15 信号输入 /输出模块设计 信号的输入 /输出模块由 TLV320AIC23 组成。 AIC23 是通过 TMS320F2812 的 mcbsp接口来控制和传输音频数据的。 语音信号的输入： AIC23 通过其中的 AD 转换。