基于fpga的数字温度计电路的设计与实现

基于fpga的数字温度计电路的设计与实现内容摘要：

备接收 DS18B20山东 科技大学学士 学位 论文 系统的硬件设计 14 传来的数据， DS18B20 将在总线拉低后 15us 之内将数据传到总线上，因此，控制器必须在拉低电平然后释放总线 15us 之内采样总线上的数据。 每次读取一位数 据不小于 60us，如图 所示。 图 读时序 原理图 电源连接 DS18B20 可使用寄生电源，可以在 I/O 引脚处于高电平时获取些能量，储存在电容中供正常使用，但进行精确转换时需要 I/O 引脚保持大电流供电，这样对 FPGA 芯片引脚造成很大压力，所以 使用 VDD 引脚接外部电源。 DS18B20 进行温度转换需要很大电流 ,工作最大电流可达 1 mA。 使用 VDD 引脚接外部电源供电的优点在于 I/O 线上不需要在温度变换期间保持高电平。 这样就可以有效的保护 FPGA 芯片，也可在单总线上放置多数目的 DS18B20。 使用外部电源 ,通过发出 Skip ROM 跳过命令，然后发出 Convert T 变换命令，可以完成温度变换。 数据输出 控制器从 DS18B20 接收的 16 位温度值为 12 位，精度为 ， DS18B20 用 12 位存贮温值度。 最 高位为符号位，正温度 S=0 如 0550H 为+85 度， 0191H 为 度， FC90H 为 55 度，如图 所示。 山东 科技大学学士 学位 论文 系统的硬件设计 15 图 温度寄存器格式表 本次试验显示忽略了小数位，只取整数位，那么只取 data[10:4]这 7 位，便是温度的整数值。 数据处理 模块 数据处 理 是在 FPGA 内部进行的。 用 FPGA 对 DS18B20 进行驱动从而得到 温度数据 ， FPGA 需要完成 DS18B20 的初始化、读取 DS18B20 的 48位 ID 号、启动 DS18B20 温度转换、读取温度转化结果。 读取 48 位 ID 号和读取温度转换结果过程中， FPGA 还要实现 CRC 校验码的计算，保证通信数据的可靠性。 这就需要对 FPGA 进行一定的 了解。 FPGA 的基本单元是可编程逻辑器件（ PLD）， PLD 的可编程特性使得它能够在 IC 设计中提供电路仿真和验证，从而大大提高了产品的生产效率和生产速率。 如今， PLD 在经历了几个阶段后终 于发展成了 FPGA 和 CPLD。 在此发展过程中， PLD 强大的功能使得它被广泛应用于生活之中。 20 世纪 70 年代初期，可编程逻辑器件 PROM 和 PLA 的出现替代了高成本的掩膜编程 ROM，接着 AMD 公司又研制出了可编程阵列逻辑器件（ Programmable Array Logic， PAL）。 可编程逻辑器件的发展历程 工程师们发明的 PROM 解决了 ROM 很难存储代码的问题。 工程师通过 PROM 提供的一个简单且与芯片有关的编程器，将代码写入芯片中。 烧山东 科技大学学士 学位 论文 系统的硬件设计 16 入后的 PROM 在断电后可以保存数据。 但是 PROM 的缺点是它 的速度与输入端受到一定的限制。 为了解决这个问题就出现了 Programmable Logic Array（ PLA），许多和“与”阵列相连接的输入端构成了 PLA，同时还将“与”阵列的输出连接到“或”阵列，最后产生输出。 PLA 结构示意图如 所示。 图 PLA 的结构示意图 PAL 是在 PLA 的基础上发展起来的一个新版本，它们的共同点是都含有“与”阵列。 不同的地方在于“或”阵列是否可以编程，其中 PLA 是可编程的，而 PAL 是固定的不可以编程的。 很明显，这样的设计限 制了参与“或”运算的个数，但是由于输入和输出端都加了反相器，工程师想实现逻辑函数的话，可以选择执行“与”和“或”阵列两种不同的方案，这种做法还是可以使得 PAL 能够实现很多布尔表达式。 另外， PAL 具有简化编程算法、运算速度提高等优点被适用于中小规模可编程电路中 [6]。 可编程逻辑器件的分类 由于可编程逻辑器件供应厂家非常多，而且名称也不尽相同，因此有不同的分类方法。 按 PLD结构和复杂度可以将可编程逻辑器件分为简单 PLD和复杂 PLD山东 科技大学学士 学位 论文 系统的硬件设计 17 （ CPLD）两种，通常，它们又被称为低密度 PLD 和高密度 PLD（ HPLD）。 低密度 PLD 具有集成度高、开发周期短、速度快等优点。 然而，由于自身的局限性，设计功能较复杂的用户不适合使用此器件。 其具体的划分如图 所示。 图 PLD 结构图 根据 PLD 可编程特性可将其分为两种类型：一次可编程、 重复可编程。 一次可编程器件的代表器件主要有熔丝型 FPGA、 PAL 和 PROM。 对于重复可编程器件来说，该器件采用电擦除的器件寿命会比使用紫外线方式好些，因为用紫外线擦除的器件只能使用几十次。 如今，静态随机存取存储器结构（ SRAM）被应用于大部分产品中，所以重复可编程器件能够实现无限次编程。 按编程元器件可以分为熔丝型开关、 EPROM、 SRAM、可编程低阻电路和 EEPROM 五种类型。 若按内部互联结构可以将可编程逻辑器件分为 FPGA 和 CPLD 两种类型。 CPLD 属于确定型结构，其内部的互联资源由长度固定的连线组成。 逻辑单元的主体是由“与或阵列”组成的，我们可以通过“与或阵列”来实现所需要的功能。 FPGA 属于统计型结构，其内部的互联资源要比 CPLD山东 科技大学学士 学位 论文 系统的硬件设计 18 复杂的多，它包括很多不同长度的连线资源， 每次布线的数据通路延时可能不同。 FPGA 的内部逻辑单元是由 SRAM组成，通过查找表 FPGA 可以实现任何逻辑函数 [7]。 CPLD/FPGA 的基本结构 随着半导体技术的不断发展，用户对集成度的要求不断提高，复杂可编程逻辑器件（ CPLD）也开始逐渐发展起来。 原先， CPLD 具有可擦除、可编程的功能，其结构和 PAL/GAL相似，但是 CPLD 的集成度比它们要高很多。 如今，惊人的工艺进步速度使得 CPLD 百万门级的规模取代了 PAL和 GAL 中 1000 门以下的芯片系列，同时，为了合理利用芯片使其利用率和工作频率得到提高，因此改进了 CPLD 的内部结构，从而使得其应用领域不断扩大。 目前，有许多著名的公司生产 CPLD，虽然种类繁多，但是我们可以根据其共同之处将其概括为三个部分：互联资源、可编程逻辑阵列块、输入 /出块。 图 为乘积项阵列型 CPLD 的基本结构。 图 基于乘积项阵列型 CPLD 的基本结构示意 图 山东 科技大学学士 学位 论文 系统的硬件设计 19 20 世纪 80 年代中期，美国 Xilinx公司创建了高密度可编程器件 FPGA。 与低密度 PLD 相比，它通过内部逻辑单元之间的连接来完成所有复杂逻辑电路功能。 目前，单片 FPGA 的工作速度已经大于 500MHz，在结构上已经能够完成复杂系统所需要的主要功能。 FPGA 根据编程技术被划分为两类：基于 SRAM 编程的 FPGA 和基于反熔丝编程的 FPGA。 可编程布线资源（ PI）、可配置逻辑模块（ CLB）、可编程输入 \输出模块（ IOB）三部分构成了基于 SRAM 编程的 FPGA。 此器件具有反复编程，开发设计不需要专门的编程 器，与 CMOS 工艺的存储器兼容，价格较低等特点。 其中，用户指定的逻辑功能是通过 CLB 实现的；内部逻辑阵列和外部引脚之间的一个可编程接口是由 IOB 提供的； CLB 与 CLB 和 CLB 与 IOB之间的连线是由 PI 提供的，以此来传递信息。 采用反熔丝编程的 FPGA 具有抗辐射、集成度高、功耗低等特点，由于反熔丝开关是一种一次性编程器件，所以此器件也属于一次性可编程FPGA，由于该器件修改和系统升级比较困难，因此，这种器件适合于设计定型后的批量生产 [8]。 可编程逻辑器件的应用 随着电子技术的迅猛发展， 目前的 FPGA 和 CPLD 器件在可靠性、集成度、速度以及功能等方面能够满足许多场合的要求。 因此，传统的电路将被大规模集成电路替代已经成为了技术领域的必然趋势。 （ 1） PLD 在电子技术领域中的应用 在通信领域中， CPLD 和 FPGA 在集成度、功能和性能上的优势可以满足通信系统功能更强、体积更小、速度更快和功耗更低等要求。 因此，大规模逻辑器件被广泛应用在民用和军用方面。 如移动电话、调制解调器、雷达等设备。 在数字信号处理技术领域（ DSP） 中， FPGA/CPLD 和 DSP 技术相结合，山东 科技大学学士 学位 论文 系统的硬件设计 20 能够弥补由于 DSP 实时性和灵活 性不强所带来的缺陷。 因此，使用FPGA/CPLD 设计 DSP 系统，既可以缩小系统体积又可以提高系统的工作速度。 （ 2） PLD 在 ASIC 设计中的应用 ASIC 是可编程逻辑器件发展的基础，以前采用的是全定制和半定制电路的方法设计 ASIC。 如果在设计完成后不能满足设计要求，那么就必须进行重新设计和验证，这样做不仅会使得产品开发时间变长，还会极大增加产品的开发费用。 FPGA/CPLD 芯片除了具有 ASIC 的特点外，还具有接入内核的引脚数目不是有限的这一特点。 因此，采用可编程逻辑器件能够使得开发成本降低同时能够缩短 研制时间。 （ 3） PLD 在数字电路实验中的应用 目前，在数字电路实验中会用到大量的门电路、触发器等，如果每次实验课程都大量购置逻辑集成芯片，将会使得大量芯片（尤其是有的逻辑芯片）被闲置，增加经费开支。 由于 PLD 几乎能够构成所有的中规模组合集成电路，因此，把 PLD 应用在数字电路实验中，可以大大减少器材选购和经费开支，把实验操作变得简单化。 EDA技术 在过去几十年里， EDA 技术随着电子设计技术和计算机的不断发展也取得了很大的进展。 所谓 EDA 技术，简单的说，它的发展是以计算机为平台，用来发展 的工具是 EDA 软件，并且设计硬件描述语言，最后由计算机自动完成编译、布局、仿真测试等一连串的步骤，最终设计出电子产品的自动化设计过程。 使用软件设计的方法设计硬件部分是 EDA 技术的一大特色，换句话说，利用 HDL 语言和 EDA 软件的组合就可以实现硬件功能。 整个系统可以集成在一片芯片上，因此，它具有功耗低、可靠性高和体积小等特点。 山东 科技大学学士 学位 论文 系统的硬件设计 21 由于 EDA 技术的性价比不断提高且向着深度与广度两个方面的发展，在实际生活中， EDA 技术被更广泛的应用于 3 个领域中：电类专业的高等院校实践与科研，专业从事集成电路和新产品的开发以及传统机电 设备的技术革新和升级换代。 总之，不论被应用在什么领域，使用 EDA 技术都能为人们带来很多方便 [9]。 Verilog HDL 在 EDA中的应用 如今，几乎所有 EDA 开发环境都支持 Verilog HDL语言。 Verilog HDL最初的目的是为了设计大规模及超大规模集成电路，在工程应用上， Verilog HDL 语言需要 EDA 工具的支持。 Verilog HDL工程设计的流程主要包括设计输入、仿真、下载以及调试等步骤。 如图 是 Verilog HDL 工程设计流程。 图 Verilog HDL 工程设计流程 数码管 显示模块 本次课题测得的 数据需要用数码管显示出来， 数码管 有动态静态之分，静态驱动的优点是编程简单，显示亮度高，缺点是占用 I/O 端口多，实际应用时必须增加译码驱动器进行驱动，增加了硬件电路的复杂性 ， 因此我们山东 科技大学学士 学位 论文 系统的硬件设计 22 选择的是 8 段 共阳动态数码管来显示此次 测量 的数据。 数码管按段数分 为 七段数码管和八段 数 码管，八段数码管 比 七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个 ―8‖可分为 1 位、 2 位、 4 位等等数码管 ； 按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。 共阳数码管是 指将所有发光二极管的阳极接到一起形成公共阳极 (COM)的数码管。 共阳数码管在应用时应将公共极 COM 接到+5V，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。 当某一字段的阴极为高电平时，相应字段就不亮。 共阴数码管是指将所有发光二极管。