基于eda技术的电梯控制器-毕业论文内容摘要:
R (3 downto 0)。 signal direct: STD_LOGIC_VECTOR (3 downto 0)。 begin direct=39。 039。 amp。 conv_std_logic_vector(dir,3)+1。 st_out=39。 039。 amp。 conv_std_logic_vector(liftor,3)+1。 run_wait=39。 039。 amp。 wai_t。 lamp=ladd(1)。 hand=wai_t(2) and (not wai_t(1)) and wai_t(0)。 closex=close and (not ladd(1))。 delayx=delay and (not ladd(1))。 urun_wait:led1 port map(run_wait,run_waitdis)。 ust_out:led1 port map(st_out,st_outdis)。 udirect:led1 port map(direct,directdis)。 p0:process(clk) begin 更多论文 if (clk39。 event and clk=39。 139。 ) then clkin=not clkin。 end if。 end process p0。 p1:process(clkin) begin if (clkin39。 event and clkin=39。 139。 ) then divide=not divide。 if (dir=5) then dir=0。 else dir=dir+1。 end if。 end if。 end process p1。 p2:process(ur,dr,dir,upin,downin,st_ch,liftor,wai_t,run_stop,hand) variable num,t:integer range 0 to 6。 begin num:=liftor+1。 更多论文 t:=dir+1。 if (run_stop=39。 139。 ) then if (((tnum) and (st_ch=39。 139。 )) or (upin=39。 139。 )) then case t is when 1 = ur(1)=39。 139。 when 2 = ur(2)=39。 139。 when 3 = ur(3)=39。 139。 when 4 = ur(4)=39。 139。 when 5 = ur(5)=39。 139。 when 6 = ur(6)=39。 139。 when others =Null。 end case。 elsif (hand=39。 139。 ) then case num is when 1 = ur(1)=39。 039。 when 2 = ur(2)=39。 039。 when 3 = ur(3)=39。 039。 when 4 = ur(4)=39。 039。 when 5 = ur(5)=39。 039。 when 6 = ur(6)=39。 039。 when others =Null。 end case。 更多论文 end if。 if (((tnum) and (st_ch=39。 139。 )) or (downin=39。 139。 )) then case t is when 1 = dr(1)=39。 139。 when 2 = dr(2)=39。 139。 when 3 = dr(3)=39。 139。 when 4 = dr(4)=39。 139。 when 5 = dr(5)=39。 139。 when 6 = dr(6)=39。 139。 when others =Null。 end case。 elsif (hand=39。 139。 ) then case num is when 1 = dr(1)=39。 039。 when 2 = dr(2)=39。 039。 when 3 = dr(3)=39。 039。 when 4 = dr(4)=39。 039。 when 5 = dr(5)=39。 039。 when 6 = dr(6)=39。 039。 when others =Null。 end case。 end if。 更多论文 else ur=000000。 dr=000000。 end if。 end process p2。 p3:process(ur,dr,liftor,ladd,wai_t,run_stop) begin if (run_stop=39。 139。 ) then if (wai_t=110) then if ((ur or dr)=000000) then ladd(1)=39。 039。 else case liftor is when 0 =if ((ur(1) or dr(1))39。 039。 ) then ladd(1)=39。 039。 else ladd=11。 end if。 when 1 =if ((ur(2) or dr(2))39。 039。 ) then ladd(1)=39。 039。 elsif(((ladd(0)=39。 139。 ) and ((ur(6 downto 3) or dr(6 downto 3))0000)) or((ur(1) or dr(1))=39。 039。 )) then 更多论文 ladd=11。 else ladd=10。 end if。 when 2 =if ((ur(3) or dr(3))39。 039。 ) then ladd(1)=39。 039。 elsif(((ladd(0)=39。 139。 ) and ((ur(6 downto 4) or dr(6 downto 4))000)) or((ur(2 downto 1) or dr(2 downto 1))=00)) then ladd=11。 else。基于eda技术的电梯控制器-毕业论文
相关推荐
器如下图 43 第 7 页 (共 23 页 ) 图 43 四位串行输入并行输出寄存器 图 44 四 为串行输入并行输出寄存器 上图为 四 为串行输入并行输出寄存器,它由 4 个 D 触发组成,当 reset为高电平时,每给一脉冲输入数据将向右移一位二值代码,它能同时复位 控制模块 ( 1) 功能介绍 开锁时输入密码后 ,拨动 RT键使其为高电平,而 CHANGE 为低电平检测,密码正确时开锁
sec2=0000。 sec1=0000。 sec0=39。 139。 elsif (sec1=1001) then jidao 9s sec1=0000。 sec2=sec2+1。 sec0=39。 039。 else sec1=sec1+1。 zhengchangjishu 1s sec0=39。 039。 end if。 end if。 end process。 end。 三、时序仿真:
elsif clk39。 event and clk=39。 139。 then co=39。 039。 if s=39。 139。 then if ta=0000 then ta=1001。 co=39。 139。 else ta=ta1。 end if。 end if。 end if。 end process p1。 p2:process(co,rst,s,stop,tb) begin 8
5 图 FLEX系列芯片引脚图 MAX+plusⅡ概述 本设计用的是 MAX+plusⅡ软件。 MAX+plusⅡ是 Altera 提供的 FPGA/CPLD开发集成环境, Altera 公司是世界最大的可编程逻辑器件供应商之一。 MAX+plusⅡ界面友好,使用便捷,被誉为业界最 易学的 EDA 软件。 MAX+plusⅡ提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入
处 第 7 学期 15周前 院 系 主任、教学秘书 3 完成毕业实习 (毕业调研 )报告及外文翻译、开题报告。 教务处随 院系主任、指导教师 4 中期检查:院制定中期检查方案。 教务处随机进 行进行抽查。 学生完成毕业设计(论 第 8 学期 9 周前 院 系 主任、教务处 院系部下达毕业设计答 会,报教务处备案。 完成 第 8学期 14周 第 教研室(课程组)、院系 6 院系部将毕业设计 (论文
存储器时, 当作 数据 /地址总线。 不扩展时,可做一般的 I/O 使用,但内部无上拉电阻,作为输入或输出时应在外部接上拉电阻。 P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口, P1 口缓冲器能接收输出4TTL 门电流。 P1 口管脚写入 1 后,被内部上拉为高,可用作输入, P1 口被外部下拉为低电平时,将输出电流,这是由于内部上拉的缘故。 在 FLASH 编程和校验时, P1