基于dsp数字信号处理器的频率计

基于dsp数字信号处理器的频率计内容摘要：

存储器时， 当作 数据 /地址总线。 不扩展时，可做一般的 I/O 使用，但内部无上拉电阻，作为输入或输出时应在外部接上拉电阻。 P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写 “1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高 八位地址信号和控制信号。 P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 【 3】 3 系统硬件设计 9 图 31 AT89S51引脚图 VCC:接 +5V电源； GND：接地； ：接启动 /停止按键，控制计价； ：按功能键； ：按清零键； P0 口接数码管选段， P2 口接驱动芯片； （ T0）接模拟开关按键，替代了出租车计价器中的传感器； 、 口接掉电保护电路。 时钟引脚 :XTAL1 和 XTAL2 两端接晶振和 30PF 的电容，构成时钟电路，它可以使单片机稳定可靠的运行； RST：复位信号输入端，高电平有效。 当在此引脚加两个周期的高电平时，就可以完成复位操作； ALE/PROG：当访问外部存储器时， ALE（地址锁存允许）输出电平用于锁存地址的低 8 位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用 作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 操作， 可通过特殊功能寄存器（ SFR）区中的 8EH 单元的 D0 位置位。 /EA/VPP ：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将 西安交通大学城市学院本科生毕业设计（论文） 10 内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在FLASH 编程期间，此引脚也用于施加 12V编程电源（ VPP）。 图 32 AT89C51 的内部结构框图 AT89S51 主要特性 1） 兼容 MCS51 指令系统 ， 4k 可反复 擦写 (1000 次） ISP Flash Rom 2） 32 个双向 I/O 口 ， 工作电压 3） 2 个 16 位可编程定时 /计数器 ， 时钟频率 033MHz 3 系统硬件设计 11 4） 全双工 UART 串行中断口线 ， 128x8Bit 内部 RAM 5） 2 个外部中断源 ， 低功耗空闲和省电模式 6） 中断唤醒省电模式 ， 3 级加密位 7） 看门狗（ WDT）电路 ， 软件设置空闲和省电功能 8） 灵活的 ISP 字节和分页编程 ， 双数据寄存器指针 驱动电路 74LS245 是我们常用的芯片，用来驱动 LED 或者其他的设备，它是 8 路同相三态双向总线收发器，可双 向传输数据。 74LS245 还具有双向三态功能，既可以输出，也可以输入数据。 当 8051 单片机的 P0 口总线负载达到或超过 P0 最大负载能力时，必须接入 74LS245 等总线驱动器。 当片选端 /CE 低电平有效时， DIR=“0”，信号由 B 向 A 传输（接收） ；DIR=“1”，信号由 A 向 B 传输；（发送）当 CE 为高电平时， A、 B 均为高阻态。 图 33 74LS245 芯片 显示电路 用单片机驱动 LED 数码管有很多方法，按显示方式分，有静态显示和动态（扫描）显示，按译码方式可分硬件译码和软件译码之分。 静态显示就是显 示驱动电路具有输出锁存功能，单片机将所要显示的数据送出后就不再管，直到下一次显示数据需要更新时再传送一次新数据，显示数据稳定，占用很少的 CPU时间。 动态显示需要 CPU 时刻对显示器件进行数据刷新，显示数据有闪烁感，占用的 CPU 时间多。 这两种显示方式各有利弊；静态显示虽然数据稳定，占用很少的 CPU 时间，但每个显示单元都需要单独的显示驱动电路，使用的硬件较多；动态显示虽然有闪烁感，占用的 CPU 时间多，但使用的硬件少，能节省线西安交通大学城市学院本科生毕业设计（论文） 12 路板空间 ，更重要的是能节省成本。 硬件译码就是显示的段码完全由硬件完成， CPU只要送出标准 的 BCD码即可，硬件接线有一定标准。 软件译码是用软件来完成硬件的功能，硬件简单，接线灵活，显示段码完全由软件来处理，是目前常用的显示驱动方式。 在显示方面我们选用了 LED 显示器动态显示。 静态显示虽然亮度较高，接口编程容易，但是每位的段码线分别与一个 8 位的锁存器输出相连，占用的 I/O口较多，在显示位数较多的情况下，一般采用动态显示。 在多位 LED 显示时，为了简化电路，降低成本，将所有位 LED 的段选线并接在一起，在某一刻时，将要显示的字符段码同时送到每一个显示器的各段，但是只让这一位 LED 显示。 下一时刻又送下一位 LED要显示字符的段码，并只让下一位 LED显示 …… .如此轮流，使每位显示该为的字符，这样不断的循环送出响应的段选码﹑位选码，就可以获得视觉稳定的显示状态。 【 9】 图 34 显示电路设计原理图 LED 数码有共阴和共阳两种，把这些 LED 发光二极管的正极接在一起（一般是拼成一个 8 字加一个小数点）而作为一个引脚，叫做共阳的，反之就叫共阴的，那么应用时这个脚就分别接 VCC 和 GND。 然后把多个这样的 8 字装在一起就成了多位数码管了。 共阴数码管，阴极接地，当某个发光二极管的阳极为高电3 系统硬件设计 13 平时，发光二极管点亮，对应的段就显 示。 在本次设计仿真中使用的是 6 个一组的共阴 8 段数码管，如下图所示： 图 35 共阴极 8 段数码管示意图 复位电路 单片机的复位是 由 外部的复位电路实现的， 无论用户使用哪种类型的单片机，总要涉及到单片机复位电路的设计。 而单片机复位电路设计的好坏，直接影响到整个系统工作的可靠性。 许多用户在设计完单片机系统，并在实验室调试成功后，在现场却出现了 “死机 ”、 “程序走飞 ”等现象，这主要是单片机的复位电路设计不可靠引起的。 所以设计好复位电路是至关重要的。 系统开始运行和重新启动靠复位电路来实现，这种工作方式为复 位方式。 单片机在开机时都需要复位，以便 CPU 及其他功能部件都处于一种确定的初始状态，并从这个状态开始工作。 【 11】 复位电路通常采用上电复位和按钮复位两种方式。 上电复位是通过外部复位电路的电容充电来实现的。 除了上电复位外还需要按键手动复位。 按键手动复位有电平方式和脉冲方式两种。 其中电平方式 复位是通过 RST 端经电阻与电源VCC 接通而实现的。 单片机复位速度比外围 I/O 接口电路快，并能保证系统可靠地复位，在初始化程序中安排一定的复位延迟时间。 AT89S51 的复位端高电平有效。 RST 端若由低电平上升到高电平并持续 两个周期，系统将实现一次复位操作。 在复位电路中，按下一个复位开关就使在 RST端出现一段时间的高电平，就实现复位。 西安交通大学城市学院本科生毕业设计（论文） 14 图 36 复位电路模块设计 掉电保护电路 单片机实现的仪器仪表，家用电器，工业监控等系统中，对某些状态参数，不仅要求能够在线修改，而且断电能保持，以备上电后恢复系统的状态。 断电数据保护方法可选用具有断电保护功能的 RAM 和电可擦存储器EEPROM。 具有断电保护功能的 RAM容量大，速度快，但占用线多，成本高，EEPROM 适合数据交换量少，对传送速度要求不高的场合。 【 11】 EPROM 有 并行和串行之分，并行 EEPROM 速度比串行快，容量大。 串行芯片成本低，线路简单，工作可靠，占用单片机口线资源少。 AT24CX 系列串行 EEPROM 是目前单片机应用系统中使用较多的 EEPROM芯片。 其系列串行 EEPROM 除具有体积小、功耗低、工作电压有效范围宽等特点外，还具有型号多，容量大， I2C 总线协议，占用 I/O 口线少，芯片扩展配置方便灵活，读 /写操作相对简单等优点。 在智能化装置中，正日益获得广泛应用。 AT24CX 系列 EEPROM 为串行的用电擦除的可编程 CMOS 只读存储器。 自定时写周期包括自动擦除时间不 超过 10ms，典型时间为 5ms。 擦除 /写入周期寿命一般都可达到 10 万次以上。 片内数据保存寿命可达 410 年以上。 采用单一电压 +5V，低功耗工作电流 1mA,备用状态只有 10uA,端口为三态门输出，与 TTL电平兼容。 一般商业品工作温度为 0～ +70℃，工业品为 40～ +85℃。 这个系列的芯片有 8 脚 DIP（双列直插）封装， 8 脚 SOIC（表面贴装）封装，一部分型号还有 14 脚 SOIC 封装。 【 10】 掉电保护电路中采用了存储芯片 AT24C02。 它的作用是在电源断开的时候，存储当前设置的单价信息 ，采用串行的总线和单片机的通讯。 AT24C02 系列串行 EEPROM 引脚、容量及结构 3 系统硬件设计 15 目前我国应用最多的封装形式是 8 脚封装 ,如图 36 所示： 图 37 AT24C02 型号和引脚 图中 R1， R2 是上拉电阻，其作用时 减少 AT24C02 的静态功耗。 由于 AT24C02的数据线和地址线是复用的，采用串口的方式传送数据，所以只用两根线 SCL（时钟脉冲）和 SDA（数据 /地址）与单片机 和 连接，进行传送数据。 每当设定一次单价，系统就自动调用存储程序，将单价信息保存在芯片内，当系统重新上电的时候，自动调用读存储器程序，将存储器内的单价 等信息，读到缓存单元里，供主程序使用。 AT24C02 的 EEPROM 的引脚说明如下： 1） SCL— 串行时钟端，用于对输入和输出数据的同步。 写入串行 EEPROM的数据用 SCL 上升沿同步，输出数据用下降沿同步 2） SDA— 串行数据输入 /输出端，漏极开路结构。 使用时该引脚必须接一个 左右的上拉电阻。 SDA 线上数据传送顺序是高位在先，低位在后。 3） WP— 写保护，用于硬件数据保护功能。 当该引脚接地时，可以对整个存储器进行正常读 /写操作；当其接电源 Vcc时，芯片就具有写保护功能，被保护的区域因型号而异。 被 保护部分的读操作不受影响，实际上这时被保护的区域就可以作为串行只读存储器。 英注意，对AT24C08 芯片，虽然第 7 脚也定义为 WP，但实际不起作用。 A0， A1， A2— 片选或以页面选择地址输入，用于 EEPROM 器件地址编码。 西安交通大学城市学院本科生毕业设计（论文） 16 将这 3 个引脚配置成不同的编码值，可选中不同的芯片。 在同一串行总线上最多可扩充 8 片同一容量或不同容量的芯片。 但注意，有些型号的地址是无效的。 例如， AT24C16 所对应的 3 个引脚均无效，因此使用 AT24C16 时只能寻址 1 片，同样，使用 AT24C04 时刻寻址 4 片；使用 AT24C08 可寻址 2 片。 TEST— 测试，用于对存储器的检测。 VCC— 电源电压 +5V。 GND— 接地端。 NC— 未连接。 ATC24C02 是目前最常用的型号，支持器件地址编码，统一串行总线最多时可同时连接 1～ 8 片，支持硬件设置数据保护。 时钟电路 由于单片机没有时钟模块，故外接一个晶振，来产生系统时钟脉冲。 时钟脉冲电路的主要作用是对外发出时序控制信号，在 AT89S51 芯片上， XTAL1 和 XTAL2分别为反向放大器的输入和输出 ，其中，当与本试验线路相同时，即使用内部时钟方式时， XTAL1和 XTAL2必须外接石英晶体和微调 电容，其中电容 C C2 对振荡频率起稳定的作用，振荡频率应在 —— 12MHz。 该反向放大器可以配 置为 片内振荡器。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 时钟频率越高，单片机控制器的节拍越快，运算速度也越快。 本设计中使用的振荡电路，有 12MHZ 晶体振荡器和两个约 33PF 的电容组成，在 XTAL。