基于dds信号发生器设计本科毕业论文

基于dds信号发生器设计本科毕业论文内容摘要：

D/A 转换器 满量程输出电流通过一个外接电阻RSET 调节，调节关系为 ISET=32()， RSET 的典型值是。 将DAC 的输出经低通滤波后接到 AD9851 内部的高速比较器上即可直接输出一个抖动很小的方波。 AD9851 在接上精密时钟源和写入频率相位控制字之间后就可产生一个频率和相位都可编程控制的模拟正弦波输出，此正弦波可直接用作频率信号 源或经内部的高速比较器转换为方波输出。 在 180MHz 的时钟下， 32 位的频率控制字可使 AD9851 的输出频率分辨率达 ；并具有 5 位相位控制位，而且允许相位按增量 180176。 、 90176。 、 45176。 、 176。 、 176。 或这些值的组合进行调整。 DDS 的工作特点 在 DDS 的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过手控或用计算机编程对这些数据进行控制，就可以任意改变输出信号的波形。 利用 DDS 具有的 快速频率转换、连续相位变换、精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种信号的的最佳方式和手段。 这是其它频率合成方法不能与之相比的。 例如它可以模拟各种各样的神经脉冲之类的波形，重现由数字存储示波器（ DSO）捕获的波形。 DDS 也是一种理想的调制器，因为合成信号的三个参量：频率、相位和幅度均可由数字信号精确控制，因此 DDS 可以通过预置相位累加器的初始值来精确地控制合成信号的相位，从而达到调制的目的。 现代通信技术中调制方式越来越多， BPSK， QPSK， MSK 都需要对载波进行精确的相位控制。 而 DDS 的合成信号的相位精度由相位累加器的位数决定。 一个 32 位的相位累加器可产生 43 亿个离散的相位电平，而相位精度可控制在微控制器 频率 寄存器 相位 控制字 ∑ ∑ 波形 数据表 LPF 相位累加器 DAC 相位 寄存器 寄存器 图 AD9851 的结构框图 武汉大学珞珈学院本科毕业论文 7 810－ 3 度的范围内，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成信号的相位，很容易实现各种数字调制方式。 ，作为理想的频率源 DDS 能有效地实现频率精调，它可以在许多锁相环（ PLL）设计中代替多重环路。 在一个 PLL 中保持适当的分频比关系，可以将 DDS 的高频率分辨率及快速转换时间特性与锁相环路的输出频率高 、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的 DDS＋ PLL 混合式频率合成技术。 在频率粗调时用 PLL 来覆盖所需工作频段，选择适当的分频比可获得较高的相位噪声，而 DDS 被用来覆盖那些粗调增量，在其内实现频率精调。 这种方案以其优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。 这也是目前开发应用 DDS 技术最广泛的一种方法。 武汉大学珞珈学院本科毕业论文 8 第 3 章 系统的硬件电路设计 本课题的功能电路与相关部件较多，为了便于研制期间的调试与最终成品的产业化，系统采用了模块化的思想进行设计。 先把 各个相关的电路与部件做成相互独立的分离模块，而系统的功能则是通过各模块间的级联来完成的。 下面将分别叙述各功能模块及其中所用到的器件、电路以及在系统设计、调试过程中应该注意的问题。 单片机控制电路 AT89C52 是 INTEL 公司 MCS51 系列单片机中基本的产品，它采用 ATMEL公司可靠的 CMOS 工艺技术制造的高性能 8 位单片机，属于标准的 MCS51 的HCMOS 产品。 它结合了 CMOS 的高速和高密度技术及 CMOS 的低功耗特征，它基于标准的 MCS51 单片机体系结构和指令系统，属于 89C52 增强型 单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。 AT89C52 内置 8 位中央处理单元、 256 字节内部数据存储器 RAM、8k 片内程序存储器（ ROM） 32 个双向输入 /输出 (I/O)口、 3 个 16 位定时 /计数器和 5 个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。 此外 AT89C52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。 在空闲模式下冻结 CPU而 RAM 定时器、串行口和中断系统维持其功能。 掉电模式下，保存 RAM数据，时钟振荡停止，同时停止芯片内其它功能。 AT89C52 有 PDIP(40pin)和PLCC(44pin)两种封装形式。 单片机与键盘的接口 XTAL1 是片内振荡器的反相放大器输入端， XTAL2 则是输出端，使用外部振荡器时，外部振荡信号应直接加到 XTAL1，而 XTAL2 悬空。 内部方式时，时钟发生器对振荡脉冲二分频，如晶振为 12MHz，时钟频率就为 6MHz。 晶振的频率可以在 1MHz24MHz 内选择。 电容取 30PF 左右。 AT89C52 中有一个用于构成内部振荡器的高增益反相放大器，引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输出端。 这 个放大器与作为反馈元件的片外石英晶体或者陶瓷谐振器一起构成自激振荡器。 片外石英晶体或者陶瓷谐振器及电容 C C21 接在放大器的反馈回路中构成并联振荡电路。 对外接电容 C C21 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性，这里采用电容 30pF，晶振采用。 AT89C52 的外部复位电路有上电自动复位和手动按键复位。 上电复位电容武汉大学珞珈学院本科毕业论文 9 充电来实现。 手动按键复位又分为按键电平复位和按键脉冲复位。 按键电平复位电路是在普通 RC 复位电路 的基础上接一个有下拉电阻 10k、上拉电容 10μf 接VCC， 电源由开关接至复位脚（和上拉电容并联），上拉电容支路负责在 “上电 ”瞬间实施复位；开关通过 10k 下拉电阻分压器，保证对单片机实施按键电平复位。 电路图如 图所示。 单片机通过 CD4068 与按键相连，从而用按键来控制 单片机内部指令的发送。 电路图如 所 示。 图 单片机控制电路原理图 图 单片机与键盘的电路连接图 武汉大学珞珈学院本科毕业论文 10 单片机与液晶的接口 （ 1） LCD1602 的主要性能 1602 型 LCD可以显示 2 行 16个 字符，有 8 位数据总线 D0～ D7 和 RS， R/W，EN 三个控制端口，工作电压为 5V，并且具有字符对比度调节和背光功能。 1602 型 LCD 的接口信号说明，如表 所示： 表 LCD1602 接口说明 编号 符号 引脚说明 编号 符号 引脚说明 1 VSS 电源地 9 D2 Data I/O 2 VDD 电源正极 10 D3 Data I/O 3 VL 液晶显示偏压信号 11 D4 Data I/O 4 RS 数据 /命令选择端（ H/L） 12 D5 Data I/O 5 R/W 读写选择端（ H/L） 13 D6 Data I/O 6 E 使能信号 14 D7 Data I/O 7 D0 Data I/O 15 BLA 背光源正极 8 D1 Data I/O 16 BLK 背光源负极 读状态：输入： RS=L， RW=H， E=H 输出： D0～ D7=状态字 读数据：输入： RS=H， RW=H， E=H 输出：无 写指令：输入： RS=L， RW=L， D0～ D7=指令码， E=高脉冲 输出： D0～ D7 写数据：输入： RS=H， RW=L， D0～ D7=数据， E=高脉冲 输出：无 （ 2） LCD 与单片机的 连接 图 LCD 与单片机的接口电路 武汉大学珞珈学院本科毕业论文 11 在实际的接线中， 1602 的 DB0—DB7 与 89S52 的 P0 口相接， RS 与 相接， R/W 与 相接， E 与 相接。 VL 与地之间接一个 10k 的滑动变阻器来到 LCD1602 初始显示的调节。 单片机与 AD9851 的接口 单片机与 AD9851 的接口既可采用并行方式 ,也可采用串行方式 ,但为了充分发挥芯片的高速性能 ,应在单片机资源允许的情况下尽可能选择并行方式 ,本设计重点介绍其并行方式的接口。 I/O 方式并行接口 I/ O 方式的并行接口电路比较简单 ,但占用单片机资 源相对较多 ,图 是 I/O方式并行接口的电路 AD9851的数据线 D0～ D7与 P1口相连 , FQ_UD和 W_CLK分别与 (10引脚 )和 (11引脚 )相连 ,所有的时序关系均可通过软件控制实现。 基于 DDS 的波形合成电路 信号的产生由 DDS 芯片 AD9851 与运放 OPA690 组成。 用户通过键盘输入的信号被 AT89C52 接收，并经其处理后将计算出的控制字传送给 AD9851，由AD9851 产生频率幅度可控的信号，但 AD9851 是正负电流输出，需通过电阻转化为电压，再通过运算放大电器 OPA690 组成的放大电路进行电压放大，送到下一级电路进行工作。 下面先具体绍 AD9851 和 OPA690 的性能和特点，再介绍由它们组成的波形合成电路。 图 AD9851 与单片机的接口电路 武汉大学珞珈学院本科毕业论文 12 AD9851 的性能和特点 本系统采用了美国模拟器件公司生产的高集成度产品 AD9851 芯片。 AD9851 是在 AD9850 的基础上，做了一些改进以后生成的具有新功能的 DDS 芯片。 AD9851 相对于 AD9850 的内部结构，只是多 了一个 6 倍参考时钟倍乘器，当系统时钟为 180MHz 时，在参考时钟输入端，只需输入 30MHz 的参考时钟即可。 AD9851 是由数据输入寄存器、频率 /相位寄存器、具有 6 倍参考时钟倍乘器的 DDS 芯片、 10 位的模 /数转换器、内部高速比较器这几个部分组成。 其中具有 6 倍参考时钟倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函数功能查找表、 D/A 变换器以及低通滤波器集成到一起。 这个高速 DDS 芯片时钟频率可达 180MHz， 输出频率可达 70 MHz，分辨率为 ，能满足本设计的要求。 AD9851 采用 28 引脚的 SSOP 表面封装，其引脚排列如图 所示，各引脚定义如下： D0～ D7： 8 位数据输入口，可给内部寄存器装入 40 位控制数据。 PGND： 6 倍参考时钟倍乘器地。 PVCC： 6 倍参考时钟倍乘器电源。 WCLK：字装入信号，上升沿有效。 FQUD：频率更新控制信号，时钟上升沿确认输入数据有效。 FREFCLOCK：外部参考时钟输入。 CMOS/TTL 脉冲序列可直接或间接地加到 6 倍参考时钟倍乘器上。 在直接方式中，输入频率即是系统时钟；在 6 倍参考时钟倍乘器方式，系统时钟为倍乘器输出。 AGND：模拟地。 AVDD：模拟电源 (+5Ｖ )。 DGND：数字地。 DVDD：数字电源 (+5Ｖ )。 RSET、 DAC：外部复位连接端。 VOUTN：内部比较器负向输出端。 VOUTP：内部比较器正向输出端。 VINN：内部比较器的负向输入端。 VINP：内部比较器的正向输入端。 DACBP： DAC 旁路连接端。 IOUTB： “互补 ”DAC 输出。 图 AD9851 管脚示意图 武汉大学珞珈学院本科毕业论文 13 IOUT：内部 DAC 输出端。 RESET：复位端。 低电平清除 DDS 累加器和相位延迟器为 0Hz 和 0 相位，同时置数据输入为串行模式以及禁止 6 倍参考时钟倍乘器工作。 OPA690 的性能与特点 OPA690 是一个可提供高宽带，且单位增益稳定，高转换率输入，输出功率能力强的差分输入电压反馈运算放大器。 OPA690 采用 8 引脚的 SSOP 表面封装，其引脚排列如图 所示，各引脚定义如下： +VS:正电压。 VS :负电压。 Output:输出 端。 Inverting Input :反相输入。 Noninverting Input :非反相输入。