基于cpld的数字频率计设计

基于cpld的数字频率计设计内容摘要：

电路模块的原理 16 数据选择器单元电路设计 16 译码器单元电路设计 17 译码器设计方案 17 译码器程序及 仿真波形 18 结论 20 参考文献 21 附录 22 信息与控制工程学院硬件课程设计说 明书 1 第 1 章 绪论 课程设计目的 课程设计是大学生将理论联系实践的重要纽带，是对学生进行的一次综合性专业设计的训练。 通过课程设计以利于学生获得以下几方面能力。 1．巩固学生相关专业课理论知识，培养学生设计、绘图、计算机应用、文献查阅、报告撰写等基本技能； 2．着力培养学生的、创新意识、严肃认真的治学态度和严谨求实的工作作风； 3. 努力提高学生实践动手能力及独立分析和解决工程实际问题的能力； 表 11 使用的器件 名称 型号 数量 可编程逻辑器件 EPM71288LC8415 1 插座 PLCC84 1 数码管 共 阳 4 实验板 200150 1 无源晶振 6MHZ 1 电容 2200uF 1 电容 100uF 1 电容 — 2 整流桥 — 1 三极管 9012 4 管座 DIP DIP20 各 1个 电阻 1k 16 总体结构框图 图 11 结构框图 锁存器 显示系统 门控 十进制计数器 CLK 基于 CPLD 的数字频率计设计 2 本设计主要以数字器件为核心，主要分为时基电路、计数电路、锁存电路、译码显示电路这四部分。 上图结构框图是整个实验的设计思路，本实验是将 6MHZ 的频率进行分频，而分频的结果数码管显示出来。 本实验中的 EPM7128SLC8415 内无晶振既无时钟源，则以 CD4060 时钟源取得不同量程所需要的时间基准信号，实现量程控制。 十进制计数器对输入的时钟脉冲当其高电平时，计数器计数，低电平时，计数器处于保持状态，数据送入锁存器进行锁存显示。 然后对计数器清零，准备下一次计数。 锁存器用来储存有效计数值，以稳定输出，由 四路数据选择 从多路输入数据（ BCD 码）中选择其中 1 路送到输出端， 由译码显示器驱动 LED 显示十进制数。 可编程逻辑器件 CPLD 的简介 最早的可编程逻辑器件 PLD 诞生于 20 世纪 70 年代。 其输出结构是可编程的逻辑宏单元，因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路为弥补 PLD 只能设计小规模电路这一缺陷。 于是 20 世纪 80 年代中期，推出了复杂可编程逻辑器件 CPLD。 目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 CPLD 的特点 CPLD 具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产 (一般在 10,000 件以下 )之中。 几乎所有应用中小规模通用数字集成的电路的场合均可应用 CPLD 器件。 CPLD的 芯片介绍 1． ALTERA 公司的 FLEX10K10 系列采用 m CMOS SRAM 或 m CMOS SRAM(10K10E 系列 )集成电路制造工艺制造。 具有 7000— 31000 个可用门、 6144 位 RAM、 720 个触发器和 150 最大 I/O 数。 该系列芯片采用 或 5V 的电源电压，由 ALTERA MAX+PLUS 软件提供开发支持。 该系列芯片有 84 到 562 个引脚的各种封装。 由 ALTERA MAX+PLUS 软件提供开发支持。 2． ALTERA 公司 MAX 系列包括 MAX3000/5000/7000/9000 等品种，集成度在几百门至数万门之间，采用 EPROM 和 EEPROM 工艺，所有 MAX7000/9000 系列器件都支持 ISP 和 JTAG 边界扫描测试功能。 MAX7000 宏单元数可达 256 个（ 12020 门），价格便宜，使用方便。 E、 S 系列工作电压为 5V，A、 AE 系列工作电压为 电压， B 系列为 电压。 MAX9000 系列是 MAX7000 的有效宏单元和 FLEX8000 的高性能、可预测快速通道互连相结合的产物，具有 600012020 个可用门（ 1202024000 个有效门）。 3． Xilinx 公司的 CPLD 器件系列主要有 XC7200 系列、 XC7300 系列、 XC9500 系列。 信息与控制工程学院硬件课程设计说 明书 3 CPLD 的开发应用 在 CPLD 的开发应用中选型，必须从以下几个方面来考虑： 1．应用需要的逻辑规模 应用需要的逻辑规模，首先可以用于选择 CPLD 器件还是 FPGA 器件。 CPLD 器件的规模在10 万门级以下，而 FPGA 器件的规模已达 1000 万门级，两者差异巨大。 10 万门级以上，不用考虑，只有选择 FPGA 器件；在万门以下， CPLD 器件是首选，因为它不需配置器件，应用方便，成本低，结构简单，可靠性高；在上万门级， CPLD 器件和 FPGA 器件逻辑规模都可用的情况下，需要考虑其他因数，在 CPLD 器件和 FPGA 器件之间作出权衡，如速度、加密、芯片利用率、价格等。 2．可靠性的高低 可靠性是产品最关键的特性之一，结构简单，质量水平高，可靠性就高。 CPLD 器件构造的系统，不用配置器件，具有较高的可靠性；质量等级高的产品，具有较高的可靠性；环境等级高的型号 产品，如军用（ M 级）产品具有较高的可靠性。 3．功耗的比较 功耗通常由电压也可反应出来，功耗越低，电压也越低，一般来说，要选用低功耗、低电压的产品。 4．对于应用的速度要求 速度是 PLD 的一个很重要的性能指标，各机种都有一个典型的速度指标，每个型号都有一个最高工作速度，在选用前，都必须了解清楚。 设计要求的速度要低于其最高工作速度，尤其是 Xilinx公司的 FPGA 器件，由于其采用统计型互连结构，时延不确定性，设计要求的速度要低于其最高工作速度的三分之二。 5．价格的比较 要尽量选用价格低廉，易于购得的产品。 基于 CPLD 的数字频率计设计 4 第 2 章 主要电路设计 EPM7128SLC8415 电路设计 EPM7128SLC8415 芯片结构 图 21 EPM7128SLC8415 型芯片 EPM7128SLC84 是 Altera 公司开发的 CPLD 器件，属于 MAX 7000S 系列通用型可编程器件的一种。 能有效地提高了芯片资源的利用效率，芯片内部 EEPROM 存储编。