计算机组成原理课程设计报告_基于vhdl的数字电子钟的设计与实现

计算机组成原理课程设计报告_基于vhdl的数字电子钟的设计与实现内容摘要：

C 输出都 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 17 页 共 27 页 为 1，经过一个与非门后一路经反相后送入或非门的一个输入端，输出送往计数器的清零端 RD 使秒计数器清零，另 一路经反相后作为进位脉冲送入秒十位计数器的脉冲输入端。 秒十位计数器 ： 在这里 74LS161 被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增 1， QA、 QB、 QC、 QD 端输出为 0000、 000 00 001 0100、 0101，当输出为 0110 也就是 6 时， QB、 QC 输出为 1， QA、 QD 输出为 0， QB、 QC经过一个与非门后一路先送往秒十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端，将整个 秒计数器清零，另一路经反相后作为进位脉冲送入分个位计数器的脉冲输入端 分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。 秒、分的六十进制计数器的构成如图所示： 图 计数及显示实验电路图 其程序代码如下 :。 定时中断处理程序： TIME: PUSH ACC。 保护现场 PUSH PSW MOV TL0,0B4H。 赋定时初值 MOV TH0,3CH INC 20H。 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 18 页 共 27 页 MOV A,20H CJNE A,20,RETI1 MOV 20H,00H。 一秒钟时间到 MOV A,21H ADD A,01H DA A MOV 21H,A CJNE A,60H,RETI1 MOV 21H,00H。 一分钟时间到 MOV A,22H ADD A,01H DA A MOV 22H,A CJNE A,60H,RETI1 MOV 22H,00H。 一小时时 间到 ○ 2 74LS161 构成二十四进制计数器 ： 二十四进制计数器，也是用两个 74LS161 集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在 0000～ 1001 间循环，十位是二进制，状态变化在 0000～ 0010 间循环，显示为 0~23 时。 原理：由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制自然序依次递增 1，当计数到 24，这时小时个位输出 0100（也就是 4），小时十位输出 0010（也就是 2），小时十位计数器 只有 QC 端有输出，小时个位计数器只有 QB 端有输出，将 QC、 QB 端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每 10小时清零并向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，另一路取反后作为星期进位脉冲送入星期显示电路的脉冲输入端，完成 24小时的显示及向星期电路送星期进位脉冲的功能。 二十四进制计数器的构成如图所示： 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 19 页 共 27 页 图 闹铃功能 （一分钟整点报时） 其电路图如下： 图 闹铃功能 电 日历系统（星期显示） 74LS48 的内部逻辑入图所示 ： 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 20 页 共 27 页 图 为显示星期，本实验只用到前面的七中状态，只要满足 ，则可以正显示从星期一到星期日。 用 74LS290 做一 个七进制的加法计数器，将时的十位的进位脉冲接到显示星期的 74LS290 的输入脉冲就可以了。 电路图如下 ： 图 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 21 页 共 27 页 数字钟总电框 图 如下图所示： 图 根据实验原理，将所需要的各部分做好，在将起接在一起就得到了所需的电路图。 如下图所示： 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 22 页 共 27 页 图 总电路图 其程序代码如下 : MOV A,23H CJNE A,24H,RETI1 MOV 23H,00H。 到时间达到 24小时 ,清零 . RETI1: POP PSW。 恢复现场 RETI。 中断返回 ? NOP。 显示子程序 DISP: ANL 2FH,10H。 处理小数点 MOV A,21H。 处理秒 21H2DH,2EH MOV A,22H。 处理分钟 22H2CH,2DH MOV A,23H。 处理小时 23H2AH,2BH MOV R0,2FH。 显示偏移量 MOV P0,a。 送显示 MOV R2,80H。 延时 DJNZ R3,LOOP1。 循环显 示 TABLE: db 28h,7eh,0a2h,62h,74h,61h,21h。 不带小数点 DB 7ah,20h,60h,00,00,00,00,00,00 DB 8H,5eH,82H,42H,54H,41H,1H,5aH。 带小数点 DB 00H,40H,00,00,00,00,00,00。 按键判断程序 JZ RETX。 无键按下则返回 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 23 页 共 27 页 JZ RETX。 键盘去抖动。 MOV R6,A。 将键值存入 R6。 JNZ LOOP2。 等待键释放 ANKEY: CLR EA。 关 中断 LX: MOV A,R6 JB ,L1。 是功能键转 L1 JB ,L2。 是确认键转 L2 JB ,L3。 是减 1键转 L3 JNB ,L12。 不是增 1键，转 L12 JB ,L6。 判断使哪一位（时、分、秒）的值加 1 LCALL KEY。 判断有无键按下。 L2: MOV 25H,00H。 确认键处理程序 L3: JB ,L61。 增一键处理程序 L1: MOV A,25H。 功能键处理程序 LB1: MOV 25H,01H。 25H 单元是标志位，（ 25H） =01H 调节时单元的值 LB3: MOV 25H,04H。 25H 单元是标志位，（ 25H） =01H 调节秒单元的值 LB2: MOV 25H,02H。 25H 单元是标志位，（ 25H） =01H 调节分单元的值 L6: MOV A,23H。 时加一 L8:MOV A,22H。 分加一 L9: MOV A,21H。 秒加一 ADD A,01H DA A 4 系统仿真 该电子钟 对源程序进行编译 ， 自动地把 VHDL 描述转变成门级电路 ， 进而完成各种测试工作。 软件平台 自动对设计结果进行编译 ，检查 连接 ， 给出错误报告并进行逻辑综合 ， 同时将产生编程文件和用于时序仿真用的输出文件 ， 最后给出实现此项目最适合的器件。 经过编译 ， EDA 软件平台报告电路 连接没有错误。 仿真图 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 24 页 共 27 页 图 顶层设计仿真图 由图可知，当遇到上升沿时发一个信号，在高电位时有效，而在低电位时无效。 在遇到上升沿时计数器进位加一，当计数器不为零时不发信号，只有当计数器为零 时才 发一个信号。 单片机时间基准振荡电路中振荡晶体频率的选择必须要和程序中的时间基准相一致，也就是说要采用振荡频率为 12M 的振荡晶体，否则若采用了 的振荡晶体就会使得单个振荡周期变长，故而使单个时间间隔变长，最终会导致实际上的电子钟走时变“慢”。 由于单片机处理数据过程中要响应中断等原因，而中断服务程序所花费的时间必须在中断返回后在计时单元中扣除掉，否则实际上制作出来的电子钟会变“慢”。 在本次程序设计中将中断服务程序所花费的时 间直接从定时间隔 (50ms) 中扣除，也就是说将定时间隔设置得比 50ms 小一些，必须不断地通过软件调试该时间间隔，这样才能使得电子钟的走时误差达到最小。 在调试每个数码管的发光时间时，必须反复修改程序中的给定的时间，直到整体上的显示效果较好，不会有闪烁的现象产生。 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 25 页 共 27 页 图 数字钟计数器仿真图 本设计中，由定时器 T0 每 50ms 一次中断产生时钟基准，中断服务程序中校正了中断产生的误差。 主程序中循环调用显示程序完成显示。 显示初始为： 12－ 00－ 00。 没有功能键。 显示部分采用 7 片 74LS161 级联控制，由单片机的 p 向显示器发出数据。 显示格式为： XX－ XX－ XX，分别代表小时，分钟，秒 ， 为 24 小时制。 仿真效果如 上 图 .。 调试 优化 （ 1）单片机时间基准振荡电路中振荡晶体频率的选择必须要和程序中的时间基准相一致，也就是说要采用振荡频率为 12M的振荡晶体，否则若采用了 的振荡晶体就会使得单个振荡周期变 长，故而使单个时间间隔变长，最终会导致实际上的电子钟走时变“慢”。 在本次程序设计中将中断服务程序所花费的时间直接从定时间隔 (50ms) 中扣除，也就是说将定时间隔设置得比 50ms 小一些，必须不断地通过软件调试该时间间隔，这样才能使得电子钟的走时误差达到最小。 （ 2）在调试每个数码管的发光时间时，必须反复修改程序中的给定的时间，直到整体上的显示效果较好，不会有闪烁的现象产生。 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 26 页 共 27 页 5 结束语 此次基于数字式电子钟的设计与制作的独特之处在于采用了动态显示的形式，将 6 个数码管串联起来，这一点与一般的电子钟采用静 态显示的方法不同，这样的设计使得单片机的管脚得到了充分的利用，也使得本设计中的电路显得小巧，省去了相应的芯片，节约了成本。 本系统基本的实现了时钟计时、显示、闹钟及温度和电压测量及过欠压频率的测量。 实际运行效果良好，并可进行进一步的扩展。 通过为期 两 周的课程设计，我顺利完成了 计算机组成原理课中基于流水技术构成的模型机的设计与实验的 课程设计。 在这次 课程 设计中，非常感谢课程设计老师 蔡老师 的指导，在 蔡 老师的身上学到的不仅仅是知识的层面，更重要的是他追求知识的热情，还重要的是他对学生的尊重和关爱，却又不失老师本身工作 的严谨的态度，他的工作作风以及对生活的态度让我受益匪浅。 最后，感谢 蔡 老师给予我们很多方面的指导和帮助，谢谢同学的相互帮助，感谢有了这些，我才能很好的顺利的完成我的这次课程设计。 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 27 页 共 27 页 参考文献 [1] 孙裕晶，沙玲，赵红霞 .实用控制系统设计教程 [M].长春：吉林大学出版社，2020. [2] 张振荣，晋明武等 .MCS51 单片机原理及实用技术 [M].北京：人民邮电出版社， 2020. [3] 周兴华 .手把手教你学单片机 [M].北京：北京航空航天大学出版社， 2020. [4］褚振勇，翁木云 .FPGA 设计及应用［ M］ .西安：西安电子科技大学出版社，2020。 [5］ 潘 松，王国栋 .VHDL 实用教程［ M］ .成都：电子科技大学出版社， 2020。 [6] 王新梅，肖国镇．纠错码 —— 原理与方法 (修订版 ) [M]．西安电子科技大学出版社， 2020。 邹其昌 基于 VHDL 的数字电子钟的实现与设计 第 1 页 共 27 页 1 原文已完。 下文为附加文档，如不需要，下载后可以编辑删除，谢谢。 施工组织设计 本施工组织设计是本着“一流的质量、一流的工期、科学管理”来进行编制的。 编制时，我公司技术发展部、质检科以及项目部经过精心研究、合理组织、充分利用先进工艺，特制定本施工组织设计。 一、 工程概况： 西夏建 材城生活区 2 30住宅楼位于银川市新市区 ，橡胶厂对面。 本工程由宁夏燕宝房地产开发有限公司开发，银川市规划建筑设计院设计。 本工程耐火等级二级，屋面防水等级三级，地震防烈度为 8度，设计使用年限 50 年。 本工程建筑面积 :27楼。 30楼 m2。 室内地坪177。 以绝对标高 m 为准，总长 27楼 ； 30楼 m。 总宽 27楼 ； 30楼 m。 设计室外地坪至檐口高度 00m，呈长方形布置，东西向，三个单元。 本工程 设计屋面为坡屋面防水采用防水涂料。 外墙水泥砂浆抹面，外刷浅灰色墙漆。 内墙面除卫生间 200 300 瓷砖，高到顶外，其余均水泥砂桨罩。