eda技术课程设计-基于vhdl的出租车计价器的设计

eda技术课程设计-基于vhdl的出租车计价器的设计内容摘要：

HDL 覆盖面广，描述能力强，是一个多层次的硬件描述语言及 CPLD 器件速度快，使用方便，便于修改等特点，本设计在实用方面具有一定的价值。 在本次设计中还存在很多不足，可以改进的地方目前有以下几点 : 一、该设计虽然实现了基本的计费和计程，但是很多问题并没有解决，如本设计只实了一种车速的计费。 若要实现出租车的不同档位下的计程计费，还需要进一步讨论。 二、该设计智能化水平较低，启动、等待、复位等信号需要人为输入，若在实际中出现操作偏差，会导致计费不准确。 通过此次课程设计，我们更进一步的深入了解 了 VHDL 设计语言，并在使用过程中对它有了更深的体会。 对编程过程中可能遇到的问题有了一定的了解和解决方法，在理论学习和编程练习以及硬件测试方面都获得了较大的收获，对于今后进行程序设计有很大的帮助。 期间要感谢我的老师的悉心指导以及同学们的大力帮助。 在此次设计过程中确实遇到了很多困难，但是再大的困难只要有勇气去征服它，那就不是什么困难了。 此外，通过本次课程设计，我还有了一定的对学习上的体会，知识的真实魅力其实是在于它因为应用于实践中而产生的实际的生产价值，或者说是给人们带来的巨大的方便，因为它有用了所以我们学 起来会更有动力，更能往深里去研究。 《 EDA技术》课程设计 8 参考文献 [1] Volei A. Pedroni ， VHDL 数字电路设计教程，电子工业出版社， 2020 [2] 蒋小燕，余伟钧，张立臣， EDA技术及 VHDL [3] 鲍可进，赵念强，赵不贿等，数字逻辑电路设计，清华大学出版社， 2020 [4] 王道宪，贺名臣，刘伟， VHDL 电路设计技术，国防工业出版社， 2020 [5] 黄仁欣， EDA技术实用教程，清华大学出版社， 2020 [6] 徐向民，数字系统设计及 VHDL 实践，机械工业出版社， 2020 《 EDA技术》课程设计 9 附录（程序源代码） library ieee。 use。 use。 use。 entity taxi is port( 输入时钟 clk:in std_logic。 计价器启动 start:in std_logic。 等待信号 wait_signal:in std_logic。 公里脉冲信号 mile:in std_logic。 单程键 one_way:in std_logic。 复位键 rst:in std_logic。 计费输出 cost0,cost1,cost2,cost3:out std_logic_vector(3 downto 0)。 等待时间输出 min0,min1:out std_logic_vector(3 downto 0)。 行驶公里输出 km0,km1:out std_logic_vector(3 downto 0))。 end。 architecture bhv of taxi is 延迟信号 signal mile_r1,mile_r2,mile_clk,start_r,clk1hz:std_logic。 分频器 signal count:integer range 0 to 29。 《 EDA技术》课程设计 10 signal sec:integer range 0 to 59。 计费寄存器 signal c0,c1,c2,c3:std_logic_vector(3 downto 0)。 公里 /等待时间寄存器 signal k0,k1,m0,m1:std_logic_vector(3 downto 0)。 路程大于 3 公里，使能有效 signal en0 : std_logic。 单程且大于 20 公里，使能有效 signal en1 : std_logic。 等待时间， 1 脉冲 /分钟 signal wait_clk :std_logic。 计费时钟 signal cost_clk : std_logic。 begin 输出显示 min0=m0。 min1=m1。 km0=k0。 km1=k1。 cost0=c0。 cost1=c1。 cost2=c2。 cost3=c3。