edaii课程设计实验报告-基于quartusii软件和smartsopc平台多功能数字钟设计

edaii课程设计实验报告-基于quartusii软件和smartsopc平台多功能数字钟设计内容摘要：

码管段码输出 S[6..0]和位码输出 X[6..0]。 各个子模块均为封装后子电路。 各个子电路的内部电 路将在下章中予以说明。 电路图 如下： 图 32 本章总结 本章节 给出了本次设计的总思路。 对总体原理进行概括和总结，给出流程图，总电路图。 对输入、输出端进行阐释说明。 并实行 由自顶向下的设计方案， 依次设计子模块，对每个模块的 思路进行总结 概括。 多功能数字钟 EDA（ II）报告 6 4 各子模块设计原理 图 41：脉冲发生电路模块 流程 图 图 42 电路图 （ 1） 48 分频 使用 2片 4位二进制计数器 74161 构成一个模 16和模 3计数器，级联，可构成 48 分频。 将系统提供输入 48MHz分频为 1MHz。 电路图 如下： 图 43 EDA（ II）报告 多功能数字钟 7 （ 2） 1000 分频 使用 3片 4位二进制计数器 74161构成三个模 10计数器的级联，可构成 1000分频。 使用两个 1000 分频级联（ 1）中的 48 分频，使输出信号频率为 1Hz。 在第一个 1000 分频后拉出一个输出端，为 1KHz。 电路图 如下： 图 44 （ 3） 2分频 使用 7474 的器重一个触发器构成模 2计数器。 使用 1KHz 为输入，使输出为512hz。 电路图 如下： 图 45 图 46：计数电路模块 多功能数字钟 EDA（ II）报告 8 图 47 电路图 （ 1） 分、秒 60计数 使用 2 片 74161 构成模 6 和模 10 级联，成 为模 60，作为秒和分的计数器，实现 00～ 59计数。 秒位脉冲为 1Hz，分位脉冲由秒位进位。 电路图如下： 图 48 （ 2）小时 24 计数 使用 2 片 74161，一片构成模 3 作为 24 小时的高位，另一片在前片为 0、 1时 模 10，前片为 2 时模 4，实现 00～ 23 计数。 脉冲由分位进位。 电路图如下： 图 49 EDA（ II）报告 多功能数字钟 9 （ 3）星期 7 计数 使用 1 片 74161，构成模 7 作为 一星期的 7 天计数，与秒、分、时不同之处在于，前者均从 0000 开始计数，星期计 数从 0001 开始，实现 1～ 7 计数。 脉冲由 小时 位进位。 电路图如下： 图 410 图 411 清零 电路 74161 芯片的 CLRN 引脚为清零引脚，低电平有效，在计时电路设计时，将所有的 CLRN 端均设为高电平，不会有清零作用产生，因此，次项设计中，将分、秒 60 计数、小时 24 计数和星期 7 计数的清零端均连接于开关 K2。 为可实现 K2=0时正常工作， K2=1 时全部清零。 则将 K2 的值取非后再接入。 上述计时电路中已将 此 功能涵盖。 校时 电路 图 412：校时模块 多功能数字钟 EDA（ II）报告 10 图 （ 1）校时原理 本次实验中，我用到了校周、校时和校分。 电路原理均一样，通过门电路的组合，实现 K=0 时正常工作，提供该给的进位 IN 脉冲， K=1 时 ，提供 1Hz 的 CLK脉冲快速校正。 电路如下： 图 413 （ 2）加至计数电路 图 414 整点报时 电路 图 415：整点报时模块图 EDA（ II）报告 多功能数字钟 11 设计简单的门电路，将 规定 时间（ 59’53”,59’55”,59’57”,59’59”）同 响应频率 相与， 结果相或后输入到蜂鸣器。 图 416 （ 1）报时电路 需要在 59’53”, 59’55”,59’57”时和 512Hz 的频率信号相与输出为 1，我利用了F2 和 F1 相或再和 F0 相与得到 53”、 55”、 57”时输出为 1。 59’59”则将所有的 1相与然后和 1KHz 的频率信号相与，结果相或后输入到蜂鸣器。 图 417 （ 2）综合前述基本功能电路 图 418 多功能数字钟 EDA（ II）报告 12 显示 电路 图 419：显示电路模块 图 420 用由 4 片 74151 构成的 28 选 4 数据选择器得到输出，将输出用于显示译码器的输出，得到数码管的段码显示。 另外，又 3 线 — 8 线译码器 74138 输出到数码管的位码，使共阴数码管显示。 电路如下： EDA（ II）报告 多功能数字钟 13 图 421 闹钟 电路 图 422：闹钟电路模块 图 423 多功能数字钟 EDA（ II）报告 14 （ 1）闹钟计时 闹钟计时只需要 24 小时 59 分，但如果只比较这 4 个数字，闹铃时间为 60秒，因此我选择了比较 5 个数字，将秒十位设定为 0 显示，因此闹铃 10 秒。 为了设定时间，仅需单独计时不需进位，通过开关控制单独计时的脉冲输入，设定时间后脉冲将不给予， 显示时间定在所需时间上。 电路图如下： 图 424 （ 2）时间比较 闹钟设计的原理是在正常计时和闹钟计时相同时蜂鸣器鸣响，因此比较电路运用门电路，将 23 小时 59 分 0 秒各位相同或，相同为 1 不同为 0，得到的输出和 1KHz 相与后连接蜂鸣器。 因为共有 20 位的比较，故先设计 ,4 位比较器，然后以 5 个 4 位比较模块设计 20 位比较。 电路图如下： ① 4 位比较 图 425： 4 个同或之后与输出 EDA（ II）报告 多功能数字钟 15 ② 20 位比较 图 426： 5 个 4 位比较模块相与 （ 3） 选择显示 由于 SmartSOPC 平台上只有 8个数码管，而在正常显示时已用了 7个，因此应对此 7 个数码管复用，运用一个开关 K6，当 K6=1 时，正常计时显示， K6=0时闹钟计时显示。 我选择了门电路来选择显示的输出，因为之前选择了 5个数字比较，但正常工作显示的是 7个，而显示电路仅一个，因此设计为星期显示一直有输出。 故选择闹钟 6 个数字显示输出，因此设计 24 位选择器。 先设计两位的选择，生成模块后设计成 4 位选择，最后进行 24位选择。 电路图如下： ① 2 位选择 ② 4 位选择 图 427： 2 位选择电路 图（左） 图 428： 4 位选择电路 图（右） 多功能数字钟 EDA（ II）报告 16 ③ 24 位选择 图 429： 24 位选择电路 防颤 电路 图 430：防颤开关模块 运用 D 触发器的防颤功。