苏科版初中信息技术选修单片机ppt课件

苏科版初中信息技术选修单片机ppt课件内容摘要：

是 ** 带上拉电阻的输入管脚 0 1 0 悬浮 是 ** 悬浮式输入管脚 0 1 1 悬浮 否 悬浮式输入管脚 *** 1 0 0 高电平输出 (带数据反相器 ) 否 带数据反相器的高电平输出 (当向数据位写入“ 0” 时输出“ 1”) 1 0 1 低电平输出 (带数据反相器 ) 否 带数据反相器的低电平输出 (当向数据位写入“ 1”时输出“ 0”) 1 1 0 低电平输出 否 带数据缓存器的低电平输出 (无数据反相功能 ) 1 1 1 高电平输出 否 带数据缓存器的高电平输出 (无数据反相功能 ) 山东大学 工程训练中心 18 I/O端口的设置举例 //设置 A口为带下拉电阻的输入 *P_IOA_Dir ＝ 0000 0000 0000 0000b。 *P_IOA_Attrib ＝ 0。 *P_IOA_Data ＝ 0。 //设置 B口为同相低电平输出 *P_IOB_Dir ＝ 0xfff5。 0101 *P_IOB_Attrib ＝ 0xfffa 1010。 *P_IOB_Data ＝ 0。 山东大学 工程训练中心 19 时钟电路介绍 ’ nSP™ 时钟电路采用晶体振荡器电路。 SPCE061A时钟电路的外接晶振采用32768Hz。 SPCE061A通过对 32768Hz实时时钟源分频而提供了多种实时时钟中断源。 例如：用作唤醒源的中断源 IRQ5_2Hz，表示系统每隔 ，由此可作为精确的计时基准。 广泛用于钟表、实时时钟延时以及其它与时间相关类产品 山东大学 工程训练中心 20 锁相环 PLL (Phase Lock Loop)振荡器 • PLL电路的作用是将系统提供的实时时钟的基频 (32768Hz)进行倍频，调整至、 、 、。 • 系统默认的 PLL自激振荡频率为。 山东大学 工程训练中心 21 系统时钟 • 32768的实时时钟经过 PLL倍频电路产生 系统时钟频率 (Fosc) • Fosc再经过分频得到 CPU时钟频率 (CPUCLK) • 用户可以通过对 P_SystemClock(写 )(7013H)单元编程完成对系统时钟和 CPU时钟频率的定义。 山东大学 工程训练中心 22 设置 P_SystemClock单元 b15b8 b7~b5 b4[1] b3 b2 b1 b0 PLL频率选择 32768Hz睡眠状态 32768Hz方式选择 CPU时钟选择 1：在睡眠状态下， 32768Hz时钟仍处于工作状态 (默认 ) 0：在睡眠状态下， 32768H 时钟被关闭 1： 32768Hz时钟处强振模 式 0： 32768Hz时钟处自动弱 振模式 (默认 ) 山东大学 工程训练中心 23 CPU时钟频率 (CPUCLK) 选择 b2 b1 b0 CPUCLK 0 0 0 Fosc 0 0 1 Fosc/2 0 1 0 Fosc/4 0 1 1 Fosc/8[2] 1 0 0 Fosc/16 1 0 1 Fosc/32 1 1 0 Fosc/64 1 1 1 停止 (睡眠状态 ) 山东大学 工程训练中心 24 PLL频率。