基于dsp的程控滤波器设计毕业设计

基于dsp的程控滤波器设计毕业设计内容摘要：

)()14c os ()12c os ( nRN nN nw NBl    （ 3－ 9） Blw 为 此窗的幅度函数，其展开后由 5 部分组成，这几部分频率响应的 相位和幅度都不同，使得旁瓣进一步抵消。 阻带衰减进一步增加，过渡带是 N/12。 ⑤ 凯塞 — 贝塞尔窗 其表达式非常复杂，一般在 matlab 中生成其系数。 （ 3）几 种窗函数的性能比较 这里介绍的六种窗函数的基本产生如表 1所示： 表 1 六种窗函数的基本参数比较 窗函数 旁瓣峰值幅度 /dB 过渡带宽 阻带最小衰减 /dB 矩形窗 13 N/4 21 三角形窗 25 N/8 25 汉宁窗 31 N/8 44 哈明窗 41 N/8 53 布莱克曼窗 57 N/12 74 凯塞窗 57 N/10 80 由上表的对比结果 结合设计的难易程度，本次设计中选用 哈明窗。 9 的硬件 设计 此次程控滤波器的硬件部分主要完成模拟信号的采集 、 处理 、 输出和人机接口。 具体可以分为以下几个部分：电源部分、 DSP 以及周围接口电路、 单片机引导 DSP 启动部分、 CPLD 实现地址译码 、 和外部 5V器件的电压转换 、 A/D 和 D/A 部分、键盘显示部分。 整个硬件部分的电路框图如图 41。 T M S 3 2 0 V C 5 4 1 6电 源 部 分抗 混 叠 滤 波平 滑 滤 波A / DD / AC P L D键 盘 显 示单 片 机 R S 2 3 2 接 口J T A G 接 口对外扩展接口图 41 程控滤波器的硬件框图 硬件的整体 设计规划 为 ： CPU 选择 TI 公司的 16 位定点 DSP，具体 型号为TMS320VC5416，采用 PQFP 封装。 此芯片的核电压为 ， I/O口电压为 ， 再加上与外部接口的 5V 电压，就要求整个系统有三种不同的电压，因此此次设计的电源部分采用了外部 供电，然后通过一片 提供 电压， 5V 再通过一片 电压。 CPLD 选用 Altera 公司的 MAX 系列 EPM7128， PLCC封装 ， A/D 和 D/A 转换器 采用 TI 为音频设计的 TLV320AIC23，其 与 DSP 采用 McBSP接口相联 ， TSOP 封装。 显示 采用 LCD1602，键盘采用 8个 轻触 键，键盘和 LCD 都直接接 在 CPLD 上， CPLD 实现键盘的去抖 ， 并且当有键按下时发生产生中断并把键盘的值存在 CPLD 中 ， 等待 DSP 读取。 而整个系统的 BOOT 采用 DSP 的 HPI 模式，先把代码下载到单片机内部，然后由 HPI 从单片机引导到 DSP内部的程序空间中运行。 DSP芯片 的选型 在我们设计 DSP 应用系统时 ， DSP 芯片选型是非常重要的一个环节。 在 DSP 系统硬件设计中只有选定了 DSP芯片，才能进一步设计其外围电路及系统的其他电路。 我们选择的原则是： 根据应用系统的实际需要 ， 做到既能满足使用要求 ， 又不浪费资源 ，从而 达到成本最小化的目的。 首先根据 所 设计系统的 运算量 并不大， 可以由定点 DSP完成 的特点 ，选择 TI 公司的 TMS320C54 系列的芯片。 此次设计选择 TMS320VC5416（以下简称 C5416） 主要 基于以下几点考虑 ： 10 （ 1） C5416 内部含有 64K 的 DARAM 和 64K的 SARAM 以及 16K的 ROM，根据处理器的工作方式寄存器 PMST 的设置，用户可以自由的分配片内的存储器在不 同的空间。 TMS320VC5416的存储器配置机构如图 42。 [8]利用片内的存储器可以提高运行的速度，同时 在采用此芯片进行系统设计时就不用再扩充外部的存储器了，降低了设计难度和成本。 保 留（ O V L Y ＝ 1 ）外 部（ O V L Y ＝ 0 ）片 内 D A R A M 0 3（ O V L Y ＝ 1 ）外 部（ O V L Y ＝ 0 ）外 部中 断 向 量 表（ 外 部 ）存 储 器 映 像寄 存 器S c r a t c h P a dR A M片 内 D A R A M 0 3（ 3 2 K 1 6 b i t ）片 内 D A R A M 4 7（ D R O M ＝ 1 ）或外 部（ D R O M ＝ 0 ）0 0 0 0程 序 空 间数 据 空 间0 0 7 F0 0 8 07 F F F8 0 0 0F F 7 FF F 8 0F F F F保 留（ O V L Y ＝ 1 ）外 部（ O V L Y ＝ 0 ）片 内 D A R A M 0 3（ O V L Y ＝ 1 ）外 部（ O V L Y ＝ 0 ）外 部中 断 向 量 表（ 外 部 ）0 0 0 0程 序 空 间0 0 7 F0 0 8 07 F F F8 0 0 0F F 7 FF F 8 0F F F FM P / M C ＝ 1微 处 理 器 模 式M P / M C ＝ 0微 计 算 机 模 式片 内 R O M（ 4 K 1 6 b i t ）保 留B F F FC 0 0 0F E F FF F 0 00 0 0 00 0 5 F0 0 6 00 0 7 F0 0 8 07 F F F8 0 0 0F F F F图 42 TMS320VC5416 的存储器程序和数据空间映射图 （ 2） C5416 提供多个高速、双向、多通道带反冲串口 McBSP。 它可以与其他 C54器件，编程器或者其他的串口器件通信。 其结构如图 43： R S R R B R扩 展D R RX S R压 缩D X RX S RR C RX C RS R G BM C RR C E RX C E R时 钟 和 帧同 步 信 号发 生 及 控制 器多 通 道 选择D RD XC L K XC L K RF S KF S RC L K S1 6位外设总线R I N TX I N T R E V T X E V T T E V T A X E V T A中 断 到 C P U同 步 事 件 到 D M A 图 43 McBSP 结构 11 此结构具有以下功能：（ 1）全双工通信。 （ 2）双缓冲发送和三缓冲接收数据存储器，允许连续的数据流。 （ 3）独立的接收、发送帧和时钟信号。 （ 4）可以直接与工业标准的编解码器、其他串行 A/D、 D/A 器件连接通信。 （ 5）可以直接 和 多种串行协议接口通信。 （ 6）数据的大小范围选择，包括 1 2 32 位字长。 因此此次 设计中的 A/D转换器和 D/A转换器与 DSP的接口就是采用了此 McBSP 接口。 同时具有接口简单，编程成熟，可以查看 TI给的实例程序等优点，缩短了开发周期。 （ 3）中段系统控制灵活，此次 的键盘设计就利用了外部中断， DSP 对 McBSP数据口传来的数据处理也是中断的形式。 （ 4） 对外部 I/O 空间控制灵活，可以通过配置 SWWSR 寄存器和 SWCR 寄存器中的 SWSM 位来设置访问外部 设备的等待周期，其可以值为 0～ 14 个机器周期，这样方便于 DSP 访问外部慢速设备。 电路设计 电源是整个系统的能量供给部分 ，关系到整个系统工作的稳定性。 TMS320VC5416 的 电源分为内核电源 CVdd 和 I/O 电源 DVdd。 内核电源 ， 为CPU、时钟电路和所有内部逻辑 电路 提供电流。 I/O 电源 为 ，为外 部接口引脚提供电压。 C5416 的电流消耗主要取决于器件的激活度，内核电源消耗的电流主要取决于 CPU 的激活度，外设消耗的电流决定于正在工作的外设及其速度，一般与 CPU相比，外设消耗的电流是比较小的。 时钟电路也需要消耗一部分电流，而且这 部分电流是恒定的，与和外设的激活度无关。 本设计中采用一片 提供 的核电压 ，一片 提供 的电压提供给 C5416 的 I/O 口， A/D 和 A/D 芯片， CPLD的部分 VCCIO，以及 单片机 ， AMS1117 提供的电流可达 800mA，满足以上器 件的电源供给。 整个系统的电源部分电路图 如 44。 为了方便 5V供电，特别设计了从电脑 USB接口取电的电路。 12 3 . 3 V 5V 1 . 5 VC 3 81 00 u FC 3 91 00 u FV b us1D2D+3GND4S H I E L D5J3U S B P O R T5VV i n3GND1V o ut4V o ut2U6A M S 11 1 7 3 . 3V i n3GND1V o ut4V o ut2U7A M S 11 1 7 1 . 5 C 2 91 04C 2 81 041234J P 1 1H e a d e r 45VC 2 51 04C 2 61 04R 1 71KD S 2L E D 05V 图 44 系统电源电路 时钟电路设计 C5416 有 X1 和 X2两个时钟管脚， X1为输出管脚， X2 为输入管脚也称为 CLKIN。 为 DSP 提供时钟有两种引脚连接方式，一种 是 X1悬空， X2输入外部时钟 ，一种是利用 DSP 片内提供的放大电路 ， X X2 接 无源 晶振 ， 电路连接如 图 45。 这种接法中，片内振荡器被激活， X2 脚向 DSP 送入一个频率与脚 2 晶体标称值相同的时钟，并通过外部锁相环控制电路选择适当倍频为 CPU 内部提供系统时钟。 此次 设计 外部系统时钟为 20MHz。 [9] 12Y22 0 MC 2 12 0 pC 1 62 0 pD S P 图 45 时钟电路 C5416 支持软件内部锁相环控制方式，在复位时，它由 CLKMD1CLKMD3 三 个管脚的电平决定，这三个管脚值也决定了时钟模式寄存器 CLKMD 的值 ,在软件运行时也可以通过改变内部寄存器 CLKMD 的值来改变时钟。 三个管脚与倍频关系如表 2： 此次设计 CLKMD CLKMD CLKMD3 分别设置为 0。 这样在上电时，内部时钟也为20MHz，如果需要改变则在软件中通过配置 CLKMD 值 来 改变。 表 2 CLKMD1CLKMD3 与倍频关系 CLKMD1 CLKMD2 CLKMD3 CLKMD 复位值 时钟模式 0 0 0 0000h 1/2 0 0 1 9007h PLL*10 0 1 0 4007h PLL*5 13 1 0 0 1007h PLL*2 1 1 0 F007h PLL*1 1 1 1 0000h 1/2 1 0 1 F000h 1/4 0 1 1 保留 CPLD 逻辑扩展 接口 设计 本次设计中选用了一片 CPLD 器件来完成整个 DSP 系统的 地址译码、 逻辑扩展 、电平转换 、 和键盘显示 控制等功能。 CPLD 芯片采用 Altera 的 EPM7128SLC84－ 15，其 为 ALTERA 公司的 MAX7000 系列产品，具有高阻抗、电可擦等特点， 2500 个 可用门 ， 68 个 I/O 引脚、 8 个逻辑阵列块、 128 个宏单元 ， 管脚间最大延迟为 5ns，工作电压为 5V。 可以用在 和 5V的混合系统中， I/O 口的输入电压可以 承受 或者 5V的输入。 利用 VCCIO 可以 设置I/O 输出驱动 电压 为 或 5V，如果接 5V 则 I/O 的输入输出电压就为 5V，本次 设计中与 DSP 接口部分接 ，在扩展外围器件部分 系统时 ， 根据外 围器件 ， 利用跳线帽 ， 选择用 还是 5V。 VCCINT 为 设置内部操作和缓冲器电压， 应该 为 5V。 CPLD与 DSP 的连接如图 46： C P L DD S P数 据 总 线 D 0 D 1 5地 址 总 线 A 0 A 7I SI O S T R BR / WI N T 0I N T 1I N T 3 图 46 CPLD 与 DSP 的连接 其中 D0— D15 为 DSP 的数据总线， A0— A7 为 DSP 的地址总线的低 8 位，由于外部器 件有限，为了节省 CPLD 的 I/O 口只用了 8 根地址总线。 IS为 DSP 中用来选中外部 I/O 设备的信号， IOSTRB 低电平有效，为 DSP 选通外部 I/O 设备的信号。 INT0，INT1， INT3 为 CPLD 发向 DSP 的中断 请求引脚。 14 同时 CPLD 还承担。