基于51单片机的usb键盘设计与实现本科生毕业设计论文--186208170

基于51单片机的usb键盘设计与实现本科生毕业设计论文--186208170内容摘要：

低功耗、高性能微控制器，具有 8K 字节可编程可擦出只读存储器。 使得 STC89C52 为众多控制应用系统提供高灵活、超有效的解决方案。 它与 MCS－ 51 指令系统兼容。 STC89C52 是一个功能强大的单片机，但它只有 40 个引脚，其中 P1 是一个完整的8 位 双向 I/O 口 ,此外，从 STC89C52 内部结构图也可看出，其内部结构与 8051 内部结构基本一致，引脚 RST、 XTAL XTAL2 的特性和外部连接电路也完全与 51 系列单片机相应引脚一致 .如图 所示。 三江学院 2020届本科生毕业设计（论文） 7 图 引脚功能说明如下： ① VCC：供电电源。 ② GND：电路地。 ③ P0 口 （ ～ ）：为双向 8 位 I／ O 端口。 当作为 I／ O 口使用时，可直接连接外部 I／ O 口设备，由于内部没有上拉电阻，故要接上拉电阻。 它是地址总线低 8 位及数据总线分时复用口，可以驱动 8 个 TTL 负载。 一般作为扩展时的地址／数据总线口使用。 当 P0 口作为地址 /数据复用时不用接上拉电阻。 ④ P1 口（ ～ ）：为 8 位准双向 I／ O 口，它的每一位都可以分别定义为输入线或输出线（作为输入时，口锁存器必须置 1），可以驱动 4 个 TTL 负载。 ⑤ P2 口（ ～ ）：为 8 位准双向 I／ O 口，当作为 I／ O 口使用时，可直接连接外部 I／ O 设备，可驱动 4 个 TTL 负载。 一般作为扩展时地址总线的高 8 位复用口。 ⑥ P3 口（ ～ ）：为 8 位准双向 I／ O 口，可驱动 4 个 TTL 负载，是双功能复用口，它的另一功能如表所示。 ⑦ RST：复位输入。 RST 一旦变成高电平，所有的 I/O 引脚就复位到“ 1”。 当振荡器正在运行时，持续给出 RST 引 脚两个机器周期的高电平便可完成复位。 每一个机器周期需 12 个振荡器或时钟周期。 复位后应使此引脚电平为 的低电平，以保证单片机的正常工作。 ⑧ XTAL1：作为振荡器反相放大器的输入和内部时钟发生器的输入。 ⑨ XTAL2：作为振荡器反相放大器的输出。 此外，从 STC89C52 内部结构图也可看出，其内部结构与 8051 单片机内部结构基本一致，引脚 RST、 XTAL XTAL2 的特性和外部连接电路也完全与 51 系列单片机相应引脚一致。 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 VCC EA/Vpp ALE/PROG PSEN RST (RXD) (TXD) (INT0) (INT1) (T0) (T1) (WR) (RD) XTAL1 XTAL2 GND 三江学院 2020届本科生毕业设计（论文） 8 复位电路设计 在上电或复位过程中控制 CPU 的 复位状态，这段时间内让 CPU 保持复位状态，而不是一上电或刚复位完毕就工作，防止 CPU 发出错误的指令，执行错误操作，也可以提高电磁兼容性能。 无论使用哪种类型的单片机 ,总要涉及到单片机复位电路的设计。 而单片机复位电路设计的好坏 ,直接影响到整个系统工作的可靠性。 许多用户在设计完单片机系统 ,并在实验室调试成功后 ,在现场却出现了“死机”、“程序走飞”等现象 ,这主要是单片机的复位电路设计不可靠引起的。 单片机在启动时都需要复位，以使 CPU 及系统各部件处于确定的初始状态，并从初态开始工作。 51 系列单片机的复位信号是从 RST 引脚输入到芯片内的触发器中的。 当系统处于正常工作状态时，且振荡器稳定后，如果 RST 引脚上有一个高电平并维持 2个机器周期 (24 个振荡周期 )以上，则 CPU 就可以响应并将系统复位。 单片机系统的复位方式有：手动按钮复位和上电复位，如图 图 所示。 图 图 ① 上电复位： STC89C52 的上电复位电路如图所示， RST 引脚是复位信号的输入 端，在 RST 复位输入引脚上接一电容至 Vcc 端，下接一个电阻到地即可。 只要高电平的复位信号持续两个机器周期以上的有效时间，就可以使单片机上电复位。 上电复位的工作过程是在加电时，复位电路通过电容加给 RST 端一个短暂的高电平信号， RST 端电位与 Vcc 相同，此高电平信号随着 Vcc 对电容的充电过程而逐渐回落，即 RST 端的高电平持续时间取决于电容的充电时间。 为了保证系统能够可靠地复位， RST 端的高电平信号必须维持足够长的时间。 上电时， Vcc 的上升时间约为 10ms，在图 2 的复位电路中，当 Vcc 掉电时，必然会使 RST 端电压 迅速下降到 0V以下，但是，由于内部电路的限制作用，这个负电压将不会对器件产生损害。 另外，在复位期间，端口引脚处于随机状态，复位后，C3 1uF 10k VCC RESET VCC RST GND VCC STC89C52 1uF 10k 三江学院 2020届本科生毕业设计（论文） 9 系统将端口置为全“ l”态。 如果系统在上电时得不到有效的复位，则程序计数器 PC 将得不到一个合适的初值，因此， CPU 可能会从一个未被定义的位置开始执行程序。 ② 手动按钮复位： 手动按钮复位需要人为在复位输入端 RST 上加入高电平（如图所示）。 一般采用的办法是在 RST 端和正电源 Vcc 之间接一个按钮。 当人为按下按钮时，则 Vcc 的 +5V 电平就会直接加到 RST 端。 手动按钮复位的电路如所示。 由 于人的动作再快也会使按钮保持接通达数十毫秒，所以，完全能够满足复位的要求。 单片机最小系统硬件设计 图 PDIUSBD12 接口芯片设计 USB 接口芯片简介 用于 USB 设备开发的芯片通常有两种：一种是带 USB 接口的微控制器，另一种是纯粹的 USB 接口芯片，需要外部微控制器（ MCU）控制。 PHILIPS 公司的 PDIUSBD12芯片属于后者。 本文对此芯片的应用作了具体设计，以 PDIUSBD12 为接口芯片，以STC89C52 为微控制 器，完成了 USB 接口电路的设计。 PDIUSBD12 是一款性价比很高的 USB 器件，它通常用作微控制器系统中实现与微控制器进行通信的高速通用并行接口，它还支持本地的 DMA 传输。 这种实现 USB 接 三江学院 2020届本科生毕业设计（论文） 10 口的标准组件使得设计者可以在各种不同类型微控制器中选择出最合适的微控制器。 这种灵活性减小了开发的时间，风险以及费用，通过使用已有的结构和减少固件上的投资，从而用最快捷的方法实现最经济的 USB 外设 的解决方案。 PDIUSBD12 完全符合 版的规范，它还符合大多数器件的分类规格：成像类，海量存储器件，通信器件 ，打印设备以及人机接口设备。 同样地 PDIUSBD12 理想地适用于许多外设。 PDIUSBD12 的 技术可提供良好的 USB 连接指示。 在枚举中 LED 指示根据通信的状况间歇闪烁。 当 PDIUSBD12 成功地枚举和配置后 LED 指示将一直点亮，随后与PDIUSBD12 之间成功的传输（带应答）将关闭 LED，处于挂起状态时， LED 将会关闭。 该特性为 USB 器件 ,集线器和 USB 通信状态提供了用户友好的指示。 作为一个诊断工具，它对隔离故障的设备是很有用的。 从系统测试中也可以看见该指示 LED 间歇闪烁，很好的验证了这 一特性。 PDIUSBD12 内部包括模拟收发器、电压调整器、 PLL、 Philips 串行接口引擎（ PSIE）等。 模拟收发器： 集成的收发器接口可通过终端电阻直接与 USB 电缆相连。 电压调整器： 片内集成了一个 的调整器用于模拟收发器的供电，该电压还作为输出连接到外部 ，可选择 PDIUSBD12 提供的 带 技术。 PLL： 片内集成了 6M 到 48M 时钟乘法 PLL，这样就可使用低成本的 6M晶振， EMI 也随之降低。 PLL 的工作不需要 外部元件。 位时钟恢复： 位时钟恢复电路使用 4X 过采样规则，从进入的 USB 数据流中恢复时钟，它能跟踪 USB 规定范围内的抖动和频漂。 Philips 串行接口引擎（ PSIE）： Philips SIE 实现了全部的 USB 协议层，完全由硬件实现而不需要固件的参与。 该模块的功能包括：同步模式的识别，并行 /串行转换，位填充 /解除填充， CRC 校验 /产生，PID 校验 /产生，地址识别和握手评估 /产生。 TMtSoftConnec ： 与 USB 的连接是通过 D+（用于高速 USB 器件）置为高实现的。 拉 电阻集成在 PDIUSBD12 片内，默认状态下不与 VCC 相连。 连接的建立通过外部 /系统微控制器发送命令来实现。 这就允许系统微控制器在决定与 USB 建立连接之前完成初始化时序。 USB 总线连接可以重新初始化而不需要拔出电缆。 三江学院 2020届本科生毕业设计（论文） 11 PDIUSBD12 在连接可以建立之前会检测 USB VBUS 是否可用。 VBUS 可通过 EOT_N 管脚进行检测。 具体参阅管脚描述一节。 需要注意的是，内部电阻的误差 (25%)大于 USB 规格的 5% .但用于连接的 VSE 电压规格仍然有足够的余量。 TMtSoftConnec 是 Philips 半导体一项尚未获批准的专利技术。 TMGoodLink ： TMGoodLink 技术可提供良好的 USB 连接指示。 在枚举中 LED 指示根据通信的状况间歇闪烁。 当 PDIUSBD12 成功地枚举和配置后 LED 指示将一直点亮，随后与PDIUSBD12 之间成功的传输（带应答）将关闭 LED，处于挂起状态时， LED 将会关闭。 该特性为 USB 器件 ,集线器和 USB 通信状态提供了用户友好的指示。 作为一个诊断工具，它对隔离故障的设备是很有用的。 该特性降低了现场支持和热线的成本。 存储器管理单元（ MMU） 和集成（ RAM）： 以 12M/s 的速率传输并与微控制器并口相连时， MMU 和集成 RAM 作为 USB 之间速度差异的缓冲区。 这就允许微控制器以自己的速率对 USB 信息包进行读写。 并行和 DMA 接口： 一个普通的并行接口定义成易于使用，快速 而且可以与主流的微控制器直接接口。 对一个微控制器而言， PDIUSBD12 看起来就象一个带 8 位数据总线和一个地址位，占用 2 个位置的存储器件。 PDIUSBD12 支持多路复用和非复用的地址和数据总线，还支持主端点与本地共享 RAM 之间直接读取 的 DMA 传输。 支持单周期和突发模式的 DMA传输。 USB 接口芯片引脚配置 PDIUSBD12 芯片采用 TSSOP28 塑料极小型封装，一共 28 个引脚，本体宽度为。 三江学院 2020届本科生毕业设计（论文） 12 图 下面对其引脚和命令字作具体说明。 表 PDIUSBD12芯片引脚说明 管脚 符号 类型 描述 1 DATA0 IO2 双向数据位 0 2 DATA1 IO2 双向数据位 1 3 DATA2 IO2 双向数据位 2 4 DATA3 IO2 双向数据位 3 5 GND P 地 6 DATA4 IO2 双向数据位 4 7 DATA5 IO2 双向数据位 5 8 DATA6 IO2 双向数据位 6 9 DATA7 IO2 双向数据位 7 10 ALE I 在多路地址 /数据总线中，下降沿关闭地址信息锁存。 将其固定为低电平用于单地址 /数据总线配置 11 CS_N I 片选（低有效） 12 SUSPEND I,OD4 器件处于挂起状态 13 CLKOUT O2 可编程时钟输出 14 INT_N OD4 中断（低有效） 三江学院 2020届本科生毕业设计（论文） 13 15 RD_N I 读选通（低有效） 16 WR_N I 写选通（低有效） 17 DMREQ O4 DMA 请求 18 DMACK_N I DMA 应答（低有效） 19 EOT_N I DMA 传输结束（低有效）。 EOT_N 仅当DMACK_N 和 RD_N 或 WR_N 一起激活才有效 20 RESET_N I 复位（低 有效且不同步）。 片内上电复位电路，该管脚可固定接 VCC 2。