可调数字钟的毕业设计

可调数字钟的毕业设计内容摘要：

问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当/EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP） 【 2】。 第 10 页 /共 30 页 系统设计结构图 根据系统设计的要求和设计思路，确定该系统的系统设计结构图。 如图 所示。 硬件电路主要由 MCU 微处理控制器单元、 DS1302 时钟电路、储存器、复位电路、晶振电路、 LCD1602 液晶显示模块构成。 图 系统结构图设计 3 数字钟的硬件设计 从上面的系统结构设计图来看，一个完整的数字钟的由中央处理器（单片机）及其外围电路组成。 其外围电路包括晶振电路、复位电路、时钟电路、键盘控制电路、电源供电电路及液晶显示电路等电路。 下面来分别介绍各部分的硬件部分。 第 11 页 /共 30 页 单片机电路 单片机最小系统设计 下面通过单片机的最小系统来说明单片机的运作情况以及其外围所必须的电路，以便为数字钟设计的单片机打下基础。 其最小系统结构图如下 : 图 31 单片机最小系统的结构图 由上面的最小系统图很容易看出： 单片机的最小系统是由电源、复位、晶振、 /EA=1组成，下面介绍一下每个组成部分。 电源引脚； Vcc 40 电源端 GND 20 接地端 工作电压为 5V，另有 AT89LV51 工作电压则是 , 引脚功能一样。 外接晶体引脚； 第 12 页 /共 30 页 图 32 晶振连接的内部、外部方式图 XTAL1是片内振荡器的反相放大器输入端， XTAL2则是输出端，使用外部振荡器时，外部振荡信号应直接加到 XTAL1，而 XTAL2悬空。 内部方式时，时钟发生器对振荡脉冲二分频，如晶振为 12MHz，时钟频率就为 6MHz。 晶振的频率可以在 1MHz24MHz 内选择。 电容取 30PF 左右。 系统的时钟电路设计是采用的内部方式，即利用芯片内部的振荡电路。 AT89 单片机内部有一个用于构成振荡器的高增益反相放大器。 引脚 XTAL1 和 XTAL2 分别是此放大器的输入端和输出端。 这个放大器与作为反馈元件的片外晶体谐振器一起构成一个自激振荡器。 外接晶体谐振器以及电容 C1 和 C2 构成并联谐振电路，接在放大器的反馈回路中。 对外接电容的值虽然没有严格的要求，但电容的大小会影响震荡器频率的高低、震荡器的稳定性、起振的快速性和温度的稳定性。 因此，此系统电路的晶体振荡器的值为 12MHz，电容应尽可能的选择陶瓷电容，电 容值约为 22μF。 在焊接刷电路板时，晶体振荡器和电容应尽可能安装得与单片机芯片靠近，以减少寄生电容，更好地保证震荡器稳定和可靠地工作。 复位 RST9； 在振荡器运行时，有两个机器周期（ 24 个振荡周期）以上的高电平出现在此引腿时，将使单片机复位，只要这个脚保持高电平， 51 芯片便循环复位。 复位后 P0－ P3口均置 1引脚表现为高电平，程序计数器和特殊功能寄存器 SFR 全部清零。 当复位脚由高电平变为低电平时，芯片为 ROM 的 00H 处开始运行程序。 复位是由外部的复位电路来实现的。 片内复位电路是复位引脚 RST 通过一个斯密 特触发器与复位电路相连，斯密特触发器用来抑制噪声，它的输出在每个机器周期的 S5P2，由复位电路采样一次。 复位电路通常采用上电自动复位和按钮复 第 13 页 /共 30 页 位两种方式，此电路系统采用的是上电与按钮复位电路。 当时钟频率选用 6MHz时， C 取 22μF， Rs 约为 200Ω， Rk约为 1K。 复位操作不会对内部 RAM 有所影响 【 3】。 输入输出引脚 (上面已有所提到，这里再强调下 )； (1)P0 端口 []P0 是一个 8 位漏极开路型双向 I/O 端口，端口置 1（对端口写 1）时作高阻抗输入端。 作为输出口时能驱动 8个 TTL。 对内部 Flash 程序存储器编程时，接收指令字节。 校验程序时输出指令字节，要求外接上拉电阻。 在访问外部程序和外部数据存储器时， P0 口是分时转换的地址 (低 8位 )/数据总线，访问期间内部的上拉电阻起作用。 (2)P1端口 [－ ]P1 是一个带有内部上拉电阻的 8位双向 I/0 端口。 输出时可驱动 4个 TTL。 端口置 1时，内部上拉电阻将端口拉到高电平，作输入用。 对内部 Flash 程序存储器编程时，接收低 8位地址信息。 (3)P2端口 [－ ]P2 是一个带有内部上拉电阻的 8位双向 I/0 端口。 输出时可驱动 4个 TTL。 端口置 1时，内部上拉电阻将端口拉到高电平，作输入用。 对内部 Flash 程序存储器编程时，接收高 8位地址和控制信息。 在访问外部程序和 16位外部数据存储器时， P2口送出高 8位地址。 而在访问 8 位地址的外部数据存储器时其引脚上的内容在此期间不会改变。 (4)P3端口 [－ ]P2 是一个带有内部上拉电阻的 8位双向 I/0 端口。 输出时可驱动 4个 TTL。 端口置 1时，内部上拉电阻将端口拉到高电平，作输入用 【 5】。 晶振电路 每个单片机系统里都有晶振，全程是叫晶体震荡器，在单片机系统里晶振的作用非常 大，他结合单片机内部的电路，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，晶振的提供的时钟频率越高，那单片机的运行速度也就越快。 第 14 页 /共 30 页 晶振用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。 在通常工作条件下，普通的晶振频率绝对精度可达百万分之五十。 高级的精度更高。 有些晶振还可以由外加电压在一定范围内调整频率，称为压控振荡器（ VCO）。 晶振的作用是为系统提供基本的时钟信号。 通常一个系统共用一个晶振，便于各部分保持同步。 有些通讯系统的基频和射频使用不同 的晶振，而通过电子调整频率的方法保持同步 【 3】。 晶振通常与锁相环电路配合使用，以提供系统所需的时钟频率。 如果不同子系统需要不同频率的时钟信号，可以用与同一个晶振相连的不同锁相环来提供。 在本设计中， AT89C51 单片机在工作时需要外部提供时钟信号，因此，本设计选择在其 18 脚 19脚之间接上 12MHz 的晶振，为单片机提供 1μ s的机器振荡周期。 其 电路 连接图 如图所示。 在 图中，电容器 起稳定振荡频率、快速起振的作用，其电容值一般在 20～ 50pF。 图 33 晶振电路图 复位电路 复位电路的基本功能是：系统上电时提供复位信号，直至系统电源稳定后，撤销复位信号。 为可靠起见，电源稳定后还要经一定的延时才撤销复位信号， 以防电源开关或电源插头分 合过程中引起的抖动而影响复位。 常见的复位电路有下面几种 【 3】 ： 第 15 页 /共 30 页 图 34 常见复位电路图 在该数字钟的设计中， AT89C51 单片机中的振荡器运行时， RST 引脚上保持到少 2个机器周期的高电平输入信号，复位过程即可完成。 根据此原理，本设计采用上电复位和按键复位嵌套在系统中，增强了系统的实用性。 实 时时钟电路 本设计使用的实时时钟电路芯片 是美国 DALLAS 公司 生产 的一种高性能、低功耗、带 RAM 的实时时钟电路 芯片 DS1302，其 引脚 如图 35 所 示。 VCC1为后备电源， VCC2 为主电源。 在主电源关闭的情况下，也能保持时钟的连续运行。 DS1302 由 VCC1 或 VCC2 两者中的较大 者供电 ； 当 VCC2 大于 VCC1＋ 时 ， VCC2 给DS1302 供电 ； 当 VCC2 小于 VCC1 时 ， DS1302 由 VCC1 供电。 X1 和 X2是振荡源 ， 外接 晶振。 RST 是复位 /片选线，通过把 RST 输 入驱动置高电平 来启动所有的数据传送。 图 35 引脚图 RST 输入有两种功能。 首先， RST 接通控制逻辑，允许地址 /命令序列送入移位寄 存器；其次， RST 提供终止单字节或多字节数据的传送手段。 当 RST 为高电平 时，所有的数据传送被初始化，允许对 DS1302 进行操作。 第 16 页 /共 30 页 如果在传送过程中 RST 置为低电平，则会终止此次数据传送， I/O 引脚变为高阻态。 上电运行时在 Vcc≥ 之前， RST 必须保持低电平。 只有在 SCLK 为低电平时，才能将 RST 置为高 电平。 I/O 为串行数据输入输出端 (双向 )， SCLK始终是输入端。 本设计 入端。 本设计连接图如图 所示，其中 C1 和 C2 起微调晶振的作用 【 4】。 键盘控制电路 该设计需要校对时间，所以用三个按键来实现。 按 时按钮 来调节小时的时间，按 分按钮 来调节分针的时间，按 秒按钮 来调节秒的时间。 下图是按键硬件连接图。 图 36 按键控制电路的硬件连接图 当用手按下一个键时，如图 37 所示，往往按键在闭合位置和断开位置之间跳几下才稳定到闭合状态的情况；在释放一个键时，也回会出现 类似的情况。 这就是抖动。 抖动的持续时间随键盘材料和操作员而异，不过通常总是不大于10ms。 很容易想到，抖动问题不解决就会引起对闭合键的识别。 用软件方法可以很容易地解决抖动问题，这就是通过延迟 10ms 来等待抖动消失，这之后，再读入键盘码。