开关稳压电源电路设计毕业设计

开关稳压电源电路设计毕业设计内容摘要：

、德国的 VDE等，研究开发抗 EMI的开关电源日益显行生要。 （ 6）高频化，开关电源发展的方向 开关电源成为现代电子设备中不可缺少的部分，要实现高效率、高可靠、低耗、低噪声、抗干扰和模块化的发展，高频化是关键技术。 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 7 2. 整机 电源的设计 设计要求 在设计的初始阶段，对于整个电路框架电路，主要是为了实现整机的供电系统。 其中： （ 1）为模拟电路提供 +12v 稳定的直流电压；数字电路提供 +5v 的直流电压：A247。 D 转换提供 5v 基准电压： +5v 基准电压：外通信提供 +5v 电压； （ 2）整个系统可接 +12v 充电电池供电； （ 3）对于开关系统，可由面板 控制开机和关机，也可由单片机控制关机，为了使数据精确，需要模拟地和数字地电平同电位，如果电位差大了，则保护关机； （ 4）为了减少耗电，节约资源，无信号时间超过 15 分钟自动切换到待机状态； （ 5）液晶显示屏 +10v 背光电源。 开关电源电路总体设计 硬件框图 220V 交流电压 经整流、滤波变成直流电送入开关调整电路，开关调整电路输出稳定的直流电。 用户可根据需要通过键盘控制电源的开关，也可有单片机 系统自动对电源工作监控，然后根据设置的程序控制开关调整电路，使电源按照预定的设计进行工作。 图 21 电源硬件结构图 AC220V U0 Ui 滤波 开关调整电路 输出 单片机系统 整流 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 8 图 22 电源硬件框图 整流滤波电路图 DT1C+12V220V 图 23 整流滤波电路 交流电压经变压器降压后，经过桥式整流电路，变换成方向不变，大小随时间变化的脉动电压。 流出整流电路的脉动电压再流经电容滤波电路，将含较大谐波成分的脉动电流的交流分量滤去，得到平滑的直流电压。 主控电路图 该电源可接 12V稳压电源，也可接 12V充电电池。 开机和关机通过芯片 14093组成 RS 触发器电路控制 VMOS 器件 F9530N 的导通和截止来实现。 控制上可通过操作按键实现开机，关机，也由单片机 T1 脚输出关机控制 .以降低电池的空耗。 F9530N 输出的 +12V 电压再经整理，滤波输出 +5V,5V， +10V 电压。 地线电平平衡保护 +5V 供数字 外接电源 按键开关 RS 触发器 触发开关 12V 直流电压 单片机控制信号 稳压电路 5V 供A/D +10V背光电源 +5V 通信 稳压电路 稳压电路 稳压电路 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 9 图 24 主控电路图 800mA1 23U24A 14093B5 64U24B 14093B8 910U24C 14093B1BGNDR2 4702R41002Q2Q1Q3R1 4702C1 4n7R3 4702R8 1002D18 D17R7 1005C2 4n7C3 4n7R6 1002STOP STARTR5 1005+12VT1BGNDQ4U0江西航空 职业技术学院毕业设计（论文） 整机电源的设计 10 设计说明 电路的工作原理： 双稳态 RS 触发电路由 U24A 和 U24B构成， U24的 3 脚作为 RS 触发器的 Q 端，当 Q 端输出高电平时，驱动管 Q1导 通，驱动 VMOS 开关管 F9530 也导通，整机获得供电，开始工作。 工作控制方式： （ 1）接入 电源 后 ， 由于 C2充电比 C1慢，可以认为 C2上电压为 0， U24B管脚6 为低电平， 4 脚输出高电平， 1 脚也为高电平，使得 3 脚为低电平， Q1截止。 当线路地电压由于供电正常引起比电池地电平高到一定电位的时候， Q2 导通， C2 快速放电为低电平，使 Q1截止，从而保护电路。 （ 2）开关 START 按下，则 U24A 管脚 2 输入低电平脉冲，则使 RS 触发器翻转，Q 端输出高电平使 Q1导通，整机供电，另外管脚 1 由于反馈 为低电平，维持 3脚输出高电平， Q1持续导通；同时 START 键释放， C2充电为高电平。 （ 3）开关 STOP 键按下， 3 脚直接为低电平输入， Q1截止，工作停止；触发器 U24B管脚 4 输出高电平，和管脚 1 同时输入高电平使 U24A 输出低电平维持 Q1截止。 （ 4）当仪器较长时间无人工操作时，单片机定时计数器 T1 脚输出低电平控制信号时， Q3截止， U24C 管脚 9 输入高电平， 10 脚输出低电平，触发器输出置0， Q1截止，实现关机，减少电耗。 元件介绍 F9530N 介绍 由于 VMOS 管具有输入阻抗高、驱动电流小、开关速度快，通频带宽等优点，且偏置电阻可以取得很大，因此控制回路消耗功率极小，故选取 VMOS 大功率管 F9530N 为开关管。 外接电源由 +12V整流电压或电池 +12V 电压通过切换开关 COAX 接入，送入 F9530N 源极，只要开关管 F9530N 饱和导通，则输出端漏极电位近似为 +12V。 F9530N 所示： 图 25 P 沟道增强型 F9530N 主要参数 SDGVDDS＝－ 100V RDS(off)＝ ID＝－ 14A 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 11 触发器 触发器由双稳态的触发器构成。 如图 26 123U24A14093B564U24B14093B8910U24C14093BD17D18+12VR61002Q22R41002R24702R51005Q238ABR34702R81002C34n7T1F9530START/STOP2+C2R71003BGND+12V图 26 由 RS 触发器构成的双 稳态开关控制电路原理图 这部分电路除了要考虑可控制性，还应考虑的它的待机耗电量，由于这部分电路是控制电源开关，无论在仪器工作还是不工作都一直要耗电，故功耗是主要要求考虑的问题。 [5]CMOS 门电路构成的触发器具有功耗低、抗干扰能力强、电源适应范围大等优点，故采用 CMOS 与非门 MC14093B(U24)作为 RS 触发器主芯片。 MC14093B(U24)门电路具有很好的抗干扰能力。 MC14093B(U24)主要的电路参数和管脚资料，如图所示。 最大额定值（ Vss 为基准电压） 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 12 表 21 电 路参数 管脚符号 说明 数值 单位 VDD 直流电源 ～ V VIN，VOUT 输入输出电压 ～ + V Iin， Iout 输入输出电流 177。 10 mA PD 提供功率 500 mW Tstg 存储温度 65~+150 ℃ TL 焊接温度 260 ℃ 1235648910121311逻辑框图VDD=PN 14VSS=PIN 7 图 27 MC14093B(U24)主要的电路参数和管脚资料 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 13 8051单片机介绍 主要引脚 1. 主电源引脚 Vcc（ 40脚）：接 +5V电源正端。 Vss（ 20脚）：接 +5V电源地端。 2. 外接晶体引脚 XTAL1（ 19脚）：接外部石英晶体的一端。 在单片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡器。 当采用外部时钟时，对于 HMOS单片机，该引脚接地；对于 CHMOS单片机，该引脚作为外部振荡信号的输入端。 XTAL2（ 18脚）：接外部石英晶体的另一端。 在单片机内部，它是片内振荡器的反相放大器的输出端。 当采用外部时钟时，对于 HMOS单片 机，该引脚作为外部振荡信号的输入端；对于 CHMOS单片机，该引脚悬空不接。 3. 输入 /输出引脚 （ 1） P0口（ 39~32脚）： ~ P0口。 在不接片外存储器与不扩展 I/O口时，可作为准双向输入 /输出口。 在接有片外存储器或扩展 I/O口时， P0口分时复用为低 8位地址总线和双向数据总线。 （ 2） P1口（ 1~8脚）： ~ P1口，可作为准双向 I/O口使用。 对于 52子系列， ： 247。 计数器 2的计数脉冲输入端T2， 作定时器 /计数器 2的外部控制端。 （ 3） P2口（ 21~28脚）： ~ P2口，一般可作为准双向 I/O口使用；在接有片外存储器或扩展 I/O口且寻址范围超过 256字节时， P2口用作高 8位地址总线。 （ 4） P3口（ 10~17脚）： ~ P3口。 除作为准双向 I/O口使用外，还可以将每一位用于第二功能，而且 P3口的每一条引脚均可以独立定义为第一功能的输入输出或第三功能。 （ 5） P3口第二功能 RXD 串行口输入 TXD 串行口输出端 INT0 外部中断 0请求输入端，低电平有效 INT1 外部中断 1请求输入端，低电平有效 T0 定时器 /计数器 0计数脉冲输入端 T1 定时器 /计数器 1计数脉冲输入端 WR 外部数据存储器写选通信号输入端，低电平有效 RD 外部数据存储器读选通信号输入端，低电平有效 江西航空 职业技术学院毕业设计（论文） 整机电源的设计 14 4. 控制线 （ 1） ALE/PROG（ 30脚）：地址锁存有效信号输入端。 ALE在每个机器周期内输出两个脉冲。 在访问片外程序存储器期间，下降沿用于控制锁存 P0输出的低8位地址；在不访问片外程序存储器期间，可作为对外输出的时钟脉冲或用于定时目的。 但要注意，在访问片外数据存储器期间， ALE脉冲会跳空一个，此时作为时钟输出就不妥了。 对于片内含有 EPROM的机型，在编程期间，该引脚用作编程脉冲 PROG的输入端。 （ 2） PSEN（ 29脚）：片外程序存储器读选通信号输出端，低电平有效。 当从外部程序存储器读取指令或常数期间，每个机器周期该信号两次有效， 以通过数据总线 P0口读回指令或常数。 在访问片外数据存储器期间， PSEN信号将不再出现。 （ 3） RST/VPD。