基于信号完整性分析的高速pcb设计毕业设计论文

基于信号完整性分析的高速pcb设计毕业设计论文内容摘要：

模型的由来 随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行 为。 为了在 PCB 进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件 I/O 特性的模型。 这样， Intel 最初提出了 IBIS 的概念， IBIS 就是 I/O Buffer Information Specification 的缩写。 在 1993年，格式制定委员会推出了 IBIS 的第一个标准 Version ，以后不断对其进行修订，现在的版本是 1999 年公布的 Version ， 这一标准已经得到了 EIA 的认东华理工大学长江学院毕业设计（论文） 仿真和模型 8 可，被定义为 ANSI/EIA656A 标准。 每一个新的版本都会加入一些新的内容，但这 些新内容都只是一个 IBIS 模型文件中的可选项目而不是必须项目，这就保证了 IBIS 模型的向后兼容性能。 现在，已经有几十个 EDA 公司成为 IBIS 公开论坛的成员，支持 IBIS 的 EDA公司提供不同器件的 IBIS 模型以及软件仿真工具。 有越来越多的半导体厂商开始提供自己产品的 IBIS 模型。 IBIS 模型的优缺点 IBIS（ Input/Output Buffer Information Specification）模型是一种基于 V/I 曲线的对 I/O BUFFER 快速准确建模的方法，是反映芯片驱动和接收电气 特性的文件格式来记录如驱动源输出阻抗、上升 /下降时间及输入负载等参数，非常适合做振铃和串扰等高频效应的计算与仿真。 通常 IBIS 模型是由器件的制造商提供的。 IBIS 本身只是一种文件格式，它说明在这一标准的 IBIS 文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用 IBIS 模型的仿真工具来读取。 IBIS 提供两条完整的 VI 曲线分别代表驱动器为高电平和低电平状态，以及在确定的转换速度下状态转换的曲线。 由上可知， IBIS 模型的优点可以概括为： 1) 在 I/O 非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与 ESD 结构； 2) 提供比结构化的方法更快的仿真速度； 3) 可用于系统板级或多板信号完整性分析仿真。 可用 IBIS 模型分析的信号完整性问题包 括：串扰、反 射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。 IBIS 尤 其能够对高速振荡和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些用物理测试无法解决的情况； 4) 模型可以免费从半导体厂商处获取，用户无需对模型付额外开销； 5) 兼容工业界广泛的仿真平台。 当然 IBIS 不是完美的，它也存在以下缺点： ① 、多芯片厂商缺乏对 IBIS 模型的支持。 而缺乏 IBIS 模型， IBIS 工具就无法工作。 虽然 IBIS 文件可以手工创建或通过 Spice 模型自动转换，但是如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力； ② 、 IBIS 不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路； 东华理工大学长江学院毕业设计（论文） 仿真和模型 9 ③ 、 IBIS 缺乏对地弹噪声的建模能力。 IBIS 模型 版包含了描述不同管脚组合的互感 ,从这里可以提取一 些非常有用的地弹信息。 它不工作 的原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行 IBIS 模型精度 IBIS 模型的分析精度主要取决于 I/V 和 V/T 表的数据点数和数据的精确度。 由于基于 IBIS 模型的 PCB 板级仿真采用查表计算，因而计算量较小，通常只有相应的 SPICE 模型的 1/10 到 1/100。 用它进行仿真的速度要比用 SPICE 模型快很多。 IBIS 模型的构成 一个 IBIS 文件包括了从行为上模拟一个器件的输入、输出和 I/O 缓冲器所需要的数据，它以 ASCII 的格式保存。 IBIS 文件中的数据被用来构成一个模型，这个模型可以用来对印刷电路板进行信号完整性仿真和时序分析。 进行这些仿真所需的最基本的信息是一个缓冲器的 I/V 参数和开关参数 (输出电压与时间的关系 )。 要注意的是， IBIS 本身只是一种文件格式，它说明在一个标准的 IBIS 文件中如何记录一个芯片的驱动器和接收器的不同参数，但并不说明这些被记录的数 据如何使用，这些参数要由使用 IBIS 模型的工具来读取。 IBIS 模型是以元件为中心的，也就是说，一个 IBIS 文件允许你模拟整个的一个元件，而不仅仅是一个特定的输入、输 出或 I/O 缓冲器。 因而，除了器件缓冲器的电学特性参数以外，IBIS 文件还包括了器件的管脚信息以及器件封装的电学参数。 从 Version 开始，就定义了一个 IBIS 模型文件的最基本的组成元素为 I/V 数据表、开关信息和封装信息 图 1 IBIS模型的基本组成元素 东华理工大学长江学院毕业设计（论文） 仿真和模型 10 图 1 中，模块 2 Pullup 和模块 1 PullDown 表现了标准输出缓冲器的上拉和下拉晶体管，用直流 I/V 数据表来描述它们的行为。 模块 3 中的 Power_Clamp和 Gnd_Clamp 是静电放电或钳位二极管，也是用直流 I/V 数据表来描述的。 模块 4 在 IBIS 文件中是 Ramp 参数，表示输出从一个逻辑状态转换到另一个逻辑状态，用 dV/dt 来描述某一特定阻性负载下输出波形的上升沿和下降沿。 模块 5描述的是体电容和封 装寄生参数，其中 C_p 是硅晶元电容，它是不包括封装参数的总的输出电容 _L_pkg、 R_pkg 和 C_pkg 分别是由封装带来的寄生电感、寄生电阻和寄生电容。 如果描述的仅仅是输入管脚的 IBIS 模型，则只由模块 3和模块 5 两部分组成即可 [6]。 东华理工大学长江学院毕业设计（论文） 噪声分析 11 反射噪声分析和端接技术 反射形成原因 信号沿传输线传播时，其路径上的每一步都有相应的瞬态阻抗，无论是什么原因使瞬态阻抗发生了变化，信号都将产生反射现象，瞬态阻抗变化越大，反射越大 [7]。 图 2 反射的形成 信号到达瞬态阻抗不同的两个区域的交界面时，在导体中 只存在一个电压和一个电流回路，边界处不可能出现电压不连续，否则此处有一个无限大的电场；也不可能出现电流不连续，否则此处有一个无限大的磁场，所以交界面的电压和电流一定连续，则有： 21 VV ， 21 II  而由欧姆定律知： 111 /ZVI  ， 222 /ZVI  当交 界面两侧的阻抗不同时，以上四个关系不可能同时成立，这就说明在交界面上必然有反射回发射端的电压，以平衡交界面两端不匹配的电压和电流。 入射信号电压 iV 向着分界面传播，而传输信号电压 tV 远离分界面而传播，入射电压穿越分界面时，产生反射电压 rV ，则有： tri VVV  相应的当入射电流 iI 穿越分界面时，反射电流 rI 和传输电流 tI 的关系为： tri III  按照欧姆定律，每个区域中的电压与电流的关系为： 1/ ZIV ii  ， 1/ ZIV rr  ， 2/ ZIV tt  东华理工大学长江学院毕业设计（论文） 噪声分析 12 通过换算可以得到： 1212/ ZZ ZZVV ir  ，122*2/ ZZ ZVV it  由此可以看出，缩小 1Z 和 2Z 的差值，有利于 减小反射电压，在实际运用中，通过给传输线端接匹配阻抗来实现。 在典型的数字系统中，驱动器的输出阻抗通常小于 PCB互联信号线的特征阻抗，而 PCB互联信号线的特征阻抗也总是小于接收器的输入阻抗。 这种阻抗的不连续性就会导致设计系统中信号反射的出现。 阻抗匹配与端接方案 匹配阻抗的端接有多种方式，包括并联终端匹配，串联终端匹配，戴维南终端匹配， AC 终端匹配，肖特基二极管终端匹配。 本文只介绍并联终端匹配和串联终端匹配 [7]。 并联终端匹配 ： 并联终端匹配是最简单的终端匹配技术：通过一个电阻 R将传输线的末端接到地或者接到 VCC 上。 电阻 R 的值必须同传输线的特征阻抗Z0匹配，以消除信号的反射。 如果 R 同传输线的特征阻抗 Z0匹配，不论匹配电压的值 如何， 终端匹配电阻将吸收形成信号反射的能量。 终端匹配到 VCC可以提高驱动器的源的驱动能力，而终端匹配到地则可以提高电流的吸收能力。 并联终端匹配技术突出的优点就是这种类型终端匹配技术的 设计和应用简便易行，在这 种终端匹配技术中仅需要一个额外的元器件； 这种技术的缺点在于终端匹配电阻会带来直流功率消耗。 另外并联终端匹配技术也会使信号的逻辑高输出电平的情况退化。 将 TTL 输出终端匹配到地会降低 VOH的电平值，从而降低了接收器输入端对噪声的免疫能力。 图 3 并联终端匹配 串联终端匹配 ： 串联终端匹配技术，也称之为后端终端匹配技术，不同于其它类型的终端匹配技术，是源端的终端匹配技术。 串联终端匹配技术 是在 驱动器输出端和信号线之间 串联一个 电阻。 驱动器输出阻抗 R0以及电阻 R值的和必须同信号线的特征阻抗 Z0匹配。 对于这种类型的 终端匹配技术，由于信号会在传输线、串联匹配电阻以及驱动器的阻抗之间实现信号电压的分配，因而加在信号线上的东华理工大学长江学院毕业设计（论文） 噪声分析 13 电压实际只有一半的信号电压。 而在接收端，由于信号线阻抗和接收器阻抗的不匹配，通常情况下，接收器的输入阻抗更高，因而会导致大约同样幅度值信号的反射，称之为附加的信号波形。 因而接收器会马上看到全部的信号电压（附加信号和反射信号之和），而附加的信号电压会向驱动端传递。 然而不会出现进一步的信号反射，这是因为串联的匹配电阻在接收器端实现了反射信号的终端匹配。 串联终端匹配技术的优点是这种匹配技术仅仅为系统中的每一 个驱动器增加一个电阻元件，而且相对于其它的电阻类型终端匹配技术来说，串联终端匹配技术中匹配电阻的功耗是最小的，而且串联终端匹配技术不会给驱动器增加任何额外的直流负载，也不会在信号线与地之间引入额外的阻抗。 由于 许多的驱动器都是非线性的驱动器，驱动器的输出阻抗随着器 件逻辑状态的变化而变化，从而导致串联匹配电阻的合理选择更加复杂。 所以，很难应用某一个简单的设计公式为串联匹配电阻来选择一个最合适的值。 图 4 串联终端匹配 端接方案的仿真结果 对长走 线进行并联终端匹配后仿真，波形如下： 图 5 VCC并联终端匹配 图 6 GND并联终端匹配 东华理工大学长江学院毕业设计（论文） 噪声分析 14 对长走线进行串联终端匹配后仿真，波形如下： 图 7 VCC并联终端匹配 串扰噪声分析 高速 PCB 板上的串扰分析模型 串扰是指当信号在传输线上传播时，相邻信号之间由于电磁场的相互耦合产生的不期望的噪声电压信号，即能量由一条线耦。 图 8 两条传输线之间的耦合 如图 8 所示，为便于分析，我们依照离散式等效模型来描述两个相邻 传输线的串扰模型，传输线 AB 和 CD 的特性阻抗为 Z0，且终端匹配电阻 R=Z0。 如果位于 A 点的驱动源为干扰源，则 A— B 间的线网称为干扰源网络 (Aggressor line)，C— D 之间的线网被称为被干扰网络 (Victim line)，被干扰网络靠近干扰源网络的驱动端的串扰称为近端串扰 (也称后向串扰 )，而靠近干扰源网络接收端方向的串扰称为远端串扰 (也称前向串扰 )。 串扰主要源自两相邻导体之间所形成的互感Lm 和互容 Cm,本文只分析感性耦合引起的串扰 [5]。 东华理工大学长江学院毕业设计（论文）。