基于dds的信号源设计毕业设计论文

基于dds的信号源设计毕业设计论文内容摘要：

实现 MFSK 调制 ， 只需将 2/fIf nc  作为频率值 即可 ， 如果 cf 随时间跳变，那么就 可以实现调频调制。   tn nc dTnTgbTts })]2([2c os {)(  （ ） 符号时间 T，输入数据 nb ，高斯低通滤波器的矩形脉冲响应 g(t)，载波中心频率 c。 由此我们 推出 MFSK信号的实时频率：  n ncTnTtgbTt )2(2)(  （ ） 频率调制值 0F 则是由 载波频率 再加上 输入数据经 g(t)的成形滤波生成 的 ， 此 方式实现 的 MFSK 调制 与 正交调制简单而且直接准确地生成波形 相比 ， 同时兼顾 精度高 和 实现简便。 DDS（ 直接数字频率合成 ） 中 NCO 的相位 和 幅度都是数字的， 因此 用 DDS（ 直接数字频率合成 ）十分 容易 实现高精度数字 式 调制， 比 如 QAM， PSK， GMSK， QPSK 等。 调制 过程十分的便利。 DDS（ 直接数字频率合成 ） 的调制系统可 以 将数字 和 频率合成合二为一，大大简化系统。 由于 DDS（ 直接数字频率合成 ） 的这些特点，在跳频和扩频系统，通 讯 系统， HDTV以及测试设备等系统中将会有 极其 广泛的用途。 DDS 性能 和 传统的合成技术 相比 ， DDS（ 直接数字频率 合成）因为 采用了数字处理技术， 所以 能避免许多传统技术的不足 之处。 相对于锁相环和直接模拟合成 来说 ， DDS（ 直接数字频率 ） 主要有以下特点： (1) 频率输出 相对带宽较宽 输出频率带宽（理论值）为 s。 考虑到低通滤波器对输出信号杂散的抑制以及低通滤波器的特性和设计难度 会减小带宽 ， 但是 实际的输出频率带宽仍 然 能 够 达到 s。 (2) 频率转换 的 时间 非常 短 暂 ＤＤＳ （ 直接数字频率 合成） 是开环系统，无反馈环节，这种结构 可以使 ＤＤＳ （ 直毕业论文 接数字频率 合成） 的频率转换 的 时间 变得 极 其 短 暂。 实际上， ＤＤＳ （ 直接数字频率 合成） 的频率控制字改变之后，需 要 经过一个时钟周期之后 才会根据 新的相位增量 进行 累加，实现频率的 转化。 所以 ，频率控制字的传输时间等于频率转换的时间。 时钟 的 频率越高，转换越 快。 ＤＤＳ （ 直接数字频率 合成） 的频率转换时间 最快 可达纳秒数量级，比其它的频率合成 方式 都要短 很多。 (3) 频率分辨率极高 如果 时钟ｆ s 的频率不 改 变，相位累加器的位数Ｎ决定 了 ＤＤＳ （ 直接数字频率 合成） 的频率分辨率。 我们 只要 通过 增加相位累加器的位数Ｎ 就 可 以得到 任意小的频率分辨率。 （４）相位变化连续 我们 改变ＤＤＳ （ 直接数字频率 合成） 输出频率， 实质是更改 的 是 每个时钟周期的相位增量， 但是 相位函数的曲线 依旧 是连续的，只是在改变频率的 一 瞬间其频率发生了突变， 所以 ＤＤＳ （ 直接 数字频率 合成） 保持了信号相位 变化 连续。 （５）输出波形的灵活性 只要在ＤＤＳ （ 直接数字频率 合成） 内部加上相应控制 ， 如调幅控制，调频控制 和调相控制 ，就 可以方便灵活地实现 各种控制 功能，产生 各种 信号。 此 外，只要在ＤＤＳ（ 直接数字频率 合成） 的波形存储器 中 放 入不一样的 波形数据， 即 可实现 不同 波形 的 输出， 例 如矩形波 、 三角波、锯齿波甚至是任意波形。 本文 的 DDS（ 直接数字频率 合成） 采 取 的是 AD 公司生产的 AD9850 芯片来 作为信号的发生装置。 2 课题总体方案设计及论证 设计任务 与 初步规划 本次设 计 是利用高性能 DDS（ 直接数字频率 合成） 芯片设计频率范围在 1000～2020Hz，并 且 能够实现调频信号源。 本课题总体规划设计主要可分成以下几块： (1) 控制电路设计 完成对 DDS（ 直接数字频率 合成） 芯片的控制， 其中包含了 相位控制字 ， 频率控制字等的数据输入信号以及频率更新和字输入时钟端的控制信号。 PLC，电脑 ，单片机 等 都 可以 用来 产生 这些控制信号。 PLC是在工作现场进行编程的逻辑器件，这种方式在产品研制的未定型阶段比较灵活。 常规的数字逻辑电路最简单，价格最便宜，但不够灵活。 而单片机具有高 的 可控性， 很 小 的 体积，较高 的 性价比 ， 强 大的 控制功能，方便使用等诸多优点， 综合考虑后， 控制部分我准备采用 AT8951 单片机来完成。 (2) 参考时钟电路设计 温补晶体振荡器，普通晶体振荡器或恒温控制晶体震荡器等 都可 以作为 参考频率源 的选择。 虽然 恒温控制晶体震荡器性能指标 都是 最好 的 ，但 是庞大的 体积， 高昂的 价格 却不太适合作为参考时钟电路 ，而普通晶体振荡器虽 然 价格便宜，但 是它的 频率稳定度 太 低， 不能满足我们的性能指标， 在工程实际中， 我们通常是用 温毕业论文 补晶体振荡器作为 DDS（ 直接数字频率 合成） 的参考时钟输入 的。 (3) 系统电源设计 我们 可以用 直流稳压稳流电源 作为 系统电源，为了 保证 安全，电源的后面 可以 接上 一个 稳压块， 让 稳压块 来 稳压到所需的电压值。 要使 DDS（ 直接数字频率 合成） 的性能好 ，我们就需要尽量使 直流电源的纹波小。 (4) 正弦信号发生电路 我们需要先 用 DDS（ 直接数字频率 合成） 芯片产生一 个 频率稳定 并 且可 以 调 节 的正弦信号， 所以要使该设计的指标符合技术要求，那么必须保证 正弦信号性能 是可靠的。 对此， DDS（ 直接数字频率 合成） 芯片 AD9850芯片在理论上 是 可行。 (5) 波形的整定电路设计。 在实际中 ， 因为 输入 DDS（ 直接数字频率 合成） 芯片的参 考时钟脉冲效果 是 不 太 理想 的 ， DDS（ 直接数字频率 合成）由于存在 DAC 的非线形 ,幅度量化误差和相位截断误差， 会导致 输出信号 在 不同程度 上 存在杂散和相位噪声， 所以 在设计 过程 中， DDS（ 直接数字频率 合成） 输出的输出信号之后 我们通常会加上 一 个 低通滤波器， 这样就可以 滤除 那些 不必要的噪声干扰。 方案 的 提出 以及 系统 的 整体设计图 系统各部分设计方案 (1)． 常见信号源制作方法 方案 一 ： 我们可以 采用锁相式频率合成 的方式 ， 这种方式 是将一个精 确 度和稳定度 都很高 的标准频率经运算 ，然后 产生同样稳定度和精确度 的 许多 离散 的 频率，在一定程度上 可以解决 既要频率在 比较 大 的 范围内 能够改 变，又要 使 频率 能够 稳定 且 精确的矛盾， 然而 频率 会 受 到 VCO可变频率范围 的影 响，频率比 是 不可能作得 非常 高 的。 方案 二 ：采用 DDS（ 直接数字频率合成 ）技术 ， 它的 原理图如图 ： 图 它 的 频率合成方法 大大 优越 与其他传统的频率合成技术，其 特点 已经在现代 频率合成技术中 广泛应用。 具体 表现为 频率分辨率高、可编程 、 数字化、相对带宽 较宽 、频率转换 快速 、输出相位连续、 能够产生 多 种调制信号、控制方便灵活，性价比 极高 ,因此 ，我们 选择的是第二个方案。 地 址 产 生 RAM D/A 基准输出 D/A 输出 毕业论文 (2) 调频电路 方案 一 ：压控振荡器 输入电压的改变 会使 压控振荡器的输出频率 跟着 改变， 由此可知 ， 我们可以用 调制信号来控制压控振荡器的输入电压， 就可以构成调频电路了。 这样简单 且 易控制，精度也是比 较高 的。 方案 二 ：通过软件实现 我们也可以通过改变 DDS（ 直接数字频率合成 ） 的频率控制字来实现频率调 节。 这样就可以 不需要硬件电路，只通过软件 和 键盘 通过 预设一定频率， 让 AT89C51 单片机来控制 DDS（ 直接数字频率合成 ） 频率控制字， 来 实现调频。 因此 我 们 采用 的是第二种方案。 系统整体设计框图 该系统是用 AT89C51单片机 来 控制 AD9850 频率控制字 ，从而 实现频率 的 合成 的 ，经过 低通滤波器除 去 杂散 和 噪 音 信号 ， 得到 较为 纯正的正弦信号。 此时 ，调制正弦波信号则是 通过 AT89C51单片机 进行 AD 采样 以 后，并行输入 来 改变 DDS（ 直接数字频率合成 ）芯片频率控制字 从而 实现调频，基本 无 需外围电路，且软件可任意改变最大频 率。 系统的整体设计图 如图 所示： 图 系统整体设计框图 3 硬件电路设计 直接数字频率合成模块 本次设计 我们 选用 的是 AD9850 芯片 ， 它是 AD 公司的 DDS 系列芯片之一 ， 其先进的 CMOS 工艺，使得 它 应用 十分的 广泛。 下面就介绍 AD9850 的原理及性能。 AD9850 内部结构 它内部包括高性能 DAC、可编程 DDS 系统及高速比较器，能实现全数字编程控制 AT89C51 键 盘 LCD 显示 AD9850 LPF 乘法器 调幅 信号 毕业论文 的频率合成器和时钟发生器。 接上精密时钟源， AD9850 可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。 此正弦波可以直接作为 信号源输出或者送入AD9850 的高速比较器从而得到方波输出。 AD9850 接口控制简单，可以用 8 位并行口或串行口直接输入频率、相位等控制数据。 32 位频率控制字，在 125MHz 时钟下，输出频率分辨率为 ，频率范围为 ~40MHz，幅值范围为 ~1V。 AD9850 的原理框图如图 所示： 图 AD9850原理框图 （ 1） AD9850 主要性能特点： AD9850 采用直接数合成技术 ， 利用片内集成的高性 能的 高速比较器 和 DAC，形成时钟发生器 和 完全可编程的频率合成器。 可输入的时钟频率最高可达 125MHZ,具有 32位 的频率字使得频率分辨率 可以 达到 232； 5 位用 来进行相位调制，允许输出以 180o，90o， 45o， ， ，以及它们的任意组合和相位角为增量跳变。 具有的串行 和 并行 两种 数据传输方式。 AD9850可 以 作 为 一个高精度的 时钟生成器 和 可编程的数字频率合成器 ， 如果 参考时钟源的频率精度 非常 高， 那么 AD9850输出的数字化模拟正弦波的频率和相位都很稳定，生成的正弦波经滤波后可直接用作频率 源，也可 以 通过内部的比较器转换成方波作时钟毕业论文 源。 AD9850 芯片引脚分布及功能介绍 AD9850 芯片引脚分布如图 ： 图 AD9850引脚分布 AD9850有 40 位的控制字 ， 32 位 用于频率 控制， 5位 用于 相位 控制， 1 位电源休眠控制， 2位工作选择。 AD9850 的控制数据，频率控制字和相位调制字可以以并行或串行异步两种方式输入。 并行输入方式下，内部 40 位 的寄存器装载 5 个 8 位的字节。 如下为并行输入时的频率字： W0 包含相位调制字，掉电模 式控制和装载模式控制。 接下来的 W2 到 W5 是 32 位 的频率控制字。 表 AD980各引脚功能： 表 AD9851引脚功能表 管 脚 号 名 称 说 明 14,2528 D0D7 控制字并行输入 ,其中 D7 可做串行输入 5,24 DGND 数字地 6,23 DVDD 为内部数字电路提供电源 7 W_CLK 控制字加载时钟，用于加载并行 /串行的频率 /相位控制字 8 FQ_UD 频率更新控制，在上升沿依寄存器更新频率 9 CLKIN 外部晶振的输入端，最大值为 125MHZ 10,19 AGND 模 拟地 11,18 AVDD 为内部模拟电路提供电源 12 Rset 外接电阻决定了器件输出端的电流大小 13,14 QOUT, QOUTB 内部比较器输出端 15,16 VINN ,VINP 内部比较器输入端 17 DACBL 内部 DAC外接参考电压 ,可悬空 20 IOUTB IOUT 的为互补输出 21 IOUT 正弦电流输出端，一般用电阻接地以转换为正弦电压输出 毕业论文 当其工作在最高时钟频 率 125MHz，电源电压为。