基于fpga的全数字锁相环设计

基于fpga的全数字锁相环设计内容摘要：

，系统只工作在“导通”和“截止”两种状态，能很好的滤除外界不必要的干扰因素。 系统的可靠性大大提升。 数字锁相环的另一个突出优点是 :环路部件甚至整个环路都可以直接 用微处理机来模拟实现，而且可以内嵌于微处理器中作为一个功能块重复使用。 锁相环的性质 带宽 锁相环包括窄带锁相环和宽带锁相环。 （ 1）窄带：锁相环有两个重要的特性：第一，它有很窄的带宽；第二，它能自动调节频率以达到跟跟踪信号的频率效果。 很窄的带宽可以滤除大量的干扰信号，提高整个锁相系统的稳定性。 （ 2）宽带：当输入信号频率波动和相位波动很大时，要求锁相环应响应快速，即带宽很宽，以对振荡器的波动起到最大限度地抑制作用。 线性 锁相环系统都是非线 性的系统。 与线性系统的分析相比，非线性的锁相环系统分析起来极其难。 锁相环的工作原理与结构 锁相环能够跟踪相位，实现输出锁相信号与输入被锁信号的同步的原因，是因为它是根据相位的变化的来调节频率的负反馈控制系统。 此负反馈控制系统由鉴相器（ PD）、环路滤波器（ LF）和振荡器（ VCO）三个主要部件组成，基本构成如图 31。 在实际生产中应用的各种功能的锁相环路，追其根本都是由此环路变化而得到的。 图 31 锁相环路的基本组成 鉴相器（ PD） 鉴相器是比较相位装置，用来比较输入被锁信号的相位 )t 与反馈的锁相信号的相位 )(t 之间相位，得到相位差 )(te。 输出的电压误差信号 )(tud 是相位误差 )(te 的函数，即 )(tud ＝ f [ )(te ] 正弦鉴相器如图 32（ a）所示。 （ a） （ b） 图 32 正弦鉴相器模型 设乘法器的乘积系数为 mK [单位为 1/V],输入被锁信号 )(tui 与反馈的锁相信号 )(0tu 两者相乘，有 )](c os [)](s i n[)()( 202000 ttUttuKtutuK imim   )]()(2s i n[21210 tttUUK im    )]()(s in[21210 ttUUK im   滤除 02 成分之后，有误差电压的表达式如下 )]()s i n[21)(20 ttUUKtu imd    令 021)( UUKtu imd  为鉴相器输出电压的最大值，则 )(sin)( tUtu edd  这就是正弦鉴相特性。 环路滤波器（ LF） 环路滤波器（ LF）具有通低频，阻高频干扰噪声信号的特性，它可以起到图 32（ a）中低通滤波器的作用。 环路滤波器（ LF）的电路是线性的。 时域上，可用一个传输因子 )(pF 来表示，其中 p 表示微分算子；传递函数 )(sF 表示锁相环，其中 jas( 复频率是 jas( ；把 js 代入 )(sF 就能计算出其频率响应 jF( ，其数学模型可表示为图 33。 图 33 环路滤波器模型 RC 积分滤波器是最简单的低通滤波器，其传输算子  ppF 1 1)( 式中时间常数是 RC ，这个参数是滤波器中可调的。 令 jp 代入上式，有  jjF 1 1)( 可见，它具有通低通，阻高频 的特性，且有滞后的相位。 当频率达到一定值时，分母接近零 ,则幅度趋于零，相位滞后接近于 。 压控振荡器（ DCO） 压控振荡器（ DCO）是把输入电压转换为频率输出的装置，在锁相环中作为被控振荡器，它的振荡频率的变化输入控制电压 )(0tu 的变化而线性改变，有如下等值关系 [6] )()( 000 tuKtv   式中 )(tv 表示压控振荡器瞬时角频率； 0K 为增益系数，单位是 [rad/]。 由于压控振荡器输出的信号会反馈到鉴相器上进行鉴相，然而相位 才是对鉴相器输出误差电压 )(tud 起作用的，而不是 频率。   tt duKtdv 00 (( 000  即   t duKt 0 () 00  算子形式为 )()(00 tupKt  压控振荡器（ DCO）如图 34 所表示。 由模型可看出，压控振荡器（ DCO）的积分因子为 p/1 ，它的形成是由于相位与角频率的关系。 压控振荡器输出的信号是相位信号，因此，压控振荡器（ DCO）固有此积分作用。 因此，把压控振荡器称作是锁相环路中所特有不变的积分环节。 如上所述，压控振荡器有通过调节输出信号频率从而调节鉴相器鉴相输出的相位误差信号，对它要求是：要有稳定的频率源；灵敏度的控制 0K 要高；线性区域要宽等。 环路相位模型 由以上环路部件的模型，得到整个 环路模型，如图 34. 图 34 锁相环路的相位模型 通过上图可知，此系统输出相位反馈到输入的相位误差自动控制系统。 输入相位信号 )(1t 与反馈的输出相位信号 )(2t 进行相减，结果为误差相位信号)(te ，误差相位信号 )(te 经过一定的函数关系产生误差电压信号 )(tud ，误差电压信号经过环路滤波器 )(pF 的滤波作用得到控制电压 )(tuo ，控制电压信号输入到压控振荡器调节其振荡频率，达到使振荡频率与输入信号频率 )(ti 相等的作用。 如果输入 i 的频率不变，在 )(tuo 的作用下， )(tv 向 i 靠拢，当两者频率相等时，且相位误差保持一固定值，锁相环路就达到稳定工作的 状态，称之为锁定。 锁定之后，压控振荡器输出锁相信号的频率与输入被锁信号频率相同，两者的相位差保持在一个稳定状态。 环路的动态方程 根据图 34 锁相环路相位模型，可以推导出锁相环路的动态方程如下 ))()( 1 ttte   )(s in)()(02 tppFUKt ed   由上两式得 )(s i n)())( 0 tpFUKtptp ede    令环路增益 dUKK 0 式中 dU 是误差电压的最大值，它与 0K 的乘积值是压控振荡器的最大频率偏移量 )(s i n)()()( 1 tpKFtptp ee   此式就可以表示锁相环路。 环路瞬时频差表示为 )(tpe。 右边第一项 dt tdtp i )()(1   在固定频率输入的情况下， 0/)  dttd  ，则 )(1tp 就是固 有频差 。 式中最后一项 )(sin)( tUtu edd  它是瞬时相差 )(te 作用下的误差电压瞬时值。 )(s i n)()()()(0 tpFUtupFtu edd  是误差电压信号经环路滤波器滤波之后 加到压控振荡器上的控制电压的瞬时值。 )(s i n)()(s i n)()()( 0002 tpKFtpFUKtuKtp eed   是控制电压 )(tuo 加至压控振荡器所引起振荡频率 )(tv 相对于自由振荡频率 0的频差。 可以解出稳态相差 )0(arc sin jKFe   第四章 锁相环系统的软件设计及仿真 系统软件设计要求 （ 1） 设计一种二阶全数字锁相环 ， 其基本结构应该都由三个基本部件（鉴相器、环路滤波器和压 /数控振荡器）构成。 （ 2）环路滤波采用比例积分算法实现。 （ 3）数控振荡器（ DCO）采用相位累加器来实现。 数字鉴相器 （ DPD）的软件设计及仿真 数字鉴相器（ DPD）采用边缘检测的方法 [7]，对输入的被锁信号（ signal）和锁相信号（ sig_pll）检测其上升沿或下降沿，以确定相位的超前滞后情况以及相位差的宽度。 其原理图如图 41。 图 41 边缘检测鉴相原理图 边缘检测鉴相过程如下： （ 1）将输入的被锁信号（ signal）和锁相信号（ sig_pll）分别经过 D 触发器延时 clkT 时间得到输出信号 signal_r 和 sig_pll_r。 （ 2）根据（ 1）得到的信号 signal 和 signal_r，对输入的被锁信号（ signal）进行上升沿判断，得到用于表示被锁信号（ signal）上升沿的信号 signal_e，其脉冲宽度为 clkT。 根据（ 1）得到的信号 sig_pll 和 sig_pll_r，对输入的锁相信号（ sig_pll_r）进行上升沿判断，得到用于表示锁相信号（ sig_pll）上升沿的信号sig_pll_e，其脉冲宽度为 clkT。 （ 3）由（ 2）得到的信号 signal_e 和 sig_pll_e 以及数字鉴相器（ DPD）输出的超前信号 up 和滞后信号 down，经过鉴相逻辑，输出信号 up_r 和 down_r。 （ 4）由鉴相逻辑后输出的信号 up_r 和 down_r 经过 D 触发器锁存（锁存周期为 clkT ），输出超前信号 up 和滞后信号 down。 输入的被锁信号（ signal）和锁相信号（ sig_pll）的上升沿检测程序如下： signal_e = signal amp。 (~signal_r) 若 signal_e 的值为真，则检测到被锁信号（ signal）的上升沿。 sig_pll_e = sig_pll amp。 (~sig_pll_r) 若 sig_pll_e 的值为真，则检测到锁相信号（ sig_pll）的上升沿。 鉴相逻辑真 值表如图 42。 图 42 鉴相逻辑真值表 边缘检测鉴相信号的仿真波形图如图 43。 图 43 边缘检测鉴相的信号波形图 由边缘检测鉴相信号的仿真波形图可以看出，采用此方法鉴相得出的相位误差信号 up。