基于单片机的智能电表的毕业设计论文

基于单片机的智能电表的毕业设计论文内容摘要：

PCI 总线技术为 CPU 和板上外设之间提供方便的高速通信连接，工作频率为 33MHz( 支持 66MHz)。 PCI 对于连接到它上面的器件是具有即插即用的高速总线。 从理论上来说，可以 有多达 256 个 PCI功能器件同时挂到一个 PCI 总线上。 但由于总线负载问题，同一个 PCI总线上只能挂 4 到 8 个器件。 价廉的 PCI 芯片组和广泛应用的 PCI 外设可以促使 PCI 总线成为嵌入式领域的事实上的总线标准。 3. USB 总线 通用串行总线 (USB)是一种外设总线标准。 它为所有的 USB 外设提供一种通用的连接，其数据率为 12Mbits/S。 USB 特别适合于需要高数据率和易于即插即用的应用。 需要保证带宽和有限执行时间的应用包括PC 电话和其他语音及视频通信应用。 除了这些新的多媒体设备外， USB也用于传统的 I/O 设备。 4. IEEE1394 高速串行总线 IEEE1394 是高速串行总线，其数据率为 25400Mbits/s，它是作为通用外设串行总线而设计的。 缆线型 1394 总线可支持 63 个器件。 缆线越长它所能够处理的数据率就越低。 一般长度为几米， IEEE1394 和 USB都是串行协议，然而 USB 和 IEEE1394 比其竞争技术由更大的技术互补性， USB 属于低带宽到中带宽，而 IEEE1394 属于中到高带宽。 智能电能表的软件设计方法 智能电能表硬件电路确定之后，仪器的主要功能由软件实现。 相应的软件有采集、采集控制、数据处 理、显示、结果打印等。 智能电能表的软件设计需要有一个细致全面的过程。 一般先是清楚的列出智能电能表系统各系统部件与软件设计的有关特点，并进行定义和说明，以作为软件设计的根据。 在此基础上写出软件的功能流程图，程序流程图。 再将程序流程图的一列操作用机器码或汇编语言或高级语言译成处理器能处理的机器代码。 查错和调试是智能电能表软件设计中找出并改正逻辑错误或与硬件有关的程序错误的关键。 在所有的工作完成之后还要进行文件编制。 基于单片机的智能电表的设计 9 图 智能电能表的典型结构图 如图 所示智能电能表的软件结构按功能可分为准备程序、键 功能程序和系统控制程序。 同时，为了与软件结构相配合，还必须将程序存储器 (ROM)和数据存储器 (RAM)实现规划。 基于单片机的智能电表的设计 10 智能电能表的抗干扰方法 智能电能表是以微处理器为核心的微机测量控制系统，因此智能电能表在许多场合都是与计算机控制系统或 DCS(集散控制系统 )联系在一起的。 智能电能表在不同的应用场合所受到干扰也各不相同，当仪器在运行时所受到的干扰超过一定限度时就会严重影响智能电能表的可靠性，甚至严重影响工业生产现场，因此在设计智能电能表时要注意智能电能表的抗干扰设计。 微机测控系统的抗干扰技术在智能电能表 的抗干扰技术中是同样适用的，主要分为硬件抗干扰技术和软件抗干扰技术。 硬件抗干扰技术主要包括滤波技术 (无源滤波和有源滤波 )、去耦技术、屏蔽技术、隔离技术、接地技术等。 窜入智能电能表的干扰，其频谱往往很宽，且具有随机性，采用硬件抗干扰方法，只能抑制某个频率段的干扰，仍有一些干扰会侵入系统。 因此，除了采取硬件抗干扰方法外，还要采取软件抗干扰措施。 为确保CPU 中的程序正常运行，常常采用如下抗干扰措施 :软件滤波 (数字滤波技术 )可以剔除模拟输入信号中的虚假信号，求取真值； 除了可以使用硬件看门狗电路强制单片机从死机 状态回复到正常运行外，还可以采用软件看门狗电路或软硬结合的看门狗技术。 软件看门狗技术的基本思路是 :在主程序中对 T0 中断服务程序进行监视。 在 T1 中断服务程序中对主程序进行监视； T0 中断监视 T1 中断。 基于单片机的智能电表的设计 11 3 智能电能表的硬件设计 电能表概述 电能表是一种计量某一段时间内通过的电能的累积值的表计。 电子式电能表，也称为静止式电能表，它也就是“电流和电压在固态 (电子 )器件中作用而产生与瓦时数成比率输出的仪表”。 这里主要介绍根据智能小区家庭型用户电能计量系统的要求设计的一种智能型多功能复费率电能表。 复费率电 能表是一种根据用电的峰时、平时、谷时各时段的设定值计算用户总的用电量和峰时、平时、谷时的用电量的电能表，使供电局能实施峰时、平时、谷时各时段不同的计费标准。 用经济手段鼓励用户在低谷时段用电。 这也正好符合电力计费系统提出的分时段计费的要求。 电子式的复费率电能表一般使用单片机对电能脉冲进行分时段计算处理，同时具有有效的参数设定。 电能表的总体方案设计 此多功能复费率电能表具有如下功能 : 1. 通过单片机扩展的数据存储器可以存储本月、上月、上上月的各月电量，能存储各月峰时、平时、谷时各时段的用电量，并能通 过液晶显示器显示各自的数值； 2. 具有欠压断电保护、欠费停电保护功能； 3. 具有在过电压、过电流和欠压断电保护后用户自己送电的功能； 本次设计中所设计的整个电能计量系统主要由电能表构成。 电能表部分应包括电流传感器、电压传感器、电能计量芯片、显示器件、按键开关时钟 /日历芯片、看门狗电路、扩展数据存储器以及用于通断电控制用的小功率交流开关。 基于单片机的智能电表的设计 12 图 电能表硬件整体框图 上图 表明了电能表的硬件设计方案。 其中，电能表部分需要电流互感器、电压互感器把照明电路中的 22OV 电压和大电流 (10A)变换成电能计量芯片所要求的输入电压和输入电流范围之内。 电能计量芯片根据其内部的瞬时电压和瞬时电流计算瞬时功率，再输出脉冲驱动机械式计数器或者步进电机计算用电电量。 根据此方案设计的复费率电能表系统的硬件原理在以下几节详细说明。 基于单片机的智能电表的设计 13 电能表的控制芯片 AT89C51 图 AT89C51 引脚结构图 AT89C51 是一种带 4K 字 节闪存可编程可擦除只读存储器的低电压、高性能 CMOS 8 位微处理器，俗称单片机，很多嵌入式控制系统提供了一种灵活性高且价廉的方案，其引脚排列如图 所示： 单片微控制器、微处理器 单片微控制器 (microcontroller)是将计算机的基本环节如中央处理器 (CPU)、存储器、输入输出接口等集成在一起，并能协调完成独立控制、运算等工作。 我们常常也叫它单片机。 随着电子技术和制造工艺的飞速发展，单片微控制器行业百花齐放，并已渗入到人类生活中的各个角落。 其组成为： •4K 字节可编程闪烁存储器 •数据保留时间： 10 年 •全静态工作： 0Hz24MHz •三级程序存储器锁定 •128 8 位内部 RAM •32 可编程 I/O 线 基于单片机的智能电表的设计 14 •两个 16 位定时器 /计数器 •5 个中断源 •可编程串行通道 •低功耗的闲置和掉电模式 •片内振荡器和时钟电路 AT89C51 各主要引脚功能： VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL门电流。 当 P0 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写“ 1”时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入 时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入“ 1”后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电 流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下所示： P3 口管脚 备选功能 基于单片机的智能电表的设计 15 P30 RXD（串行输入口） P31 TXD（串行输出口） P32 /INT0（外部中断 0） P33 /INT1（外部中断 1） P34 T0（记时器 0 外部输入） P35 T1（记时器 1 外部输入） P36 /WR（外部数据存储器写选通） P37 /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平 时间。 PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 EA/VP：当 /EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时，/EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 X1：反向振荡放大器的输入及内部时钟工作电路的输入。 X2：来自反向振荡器 的输出。 电能计量芯片 在电子式电能表中使用得比较多的电能计量专用芯片有： CS546OA以及 AD7755 等等。 从性能上来比较 CS546OA 比 AD7755 增加了如下功能 :具有片内看门狗定时器与内部电源监视器；具有瞬时电流、瞬时电压、瞬时功率、电流有效值、电压有效值、功率有效值测量及电能计量功能；提供了外部复位引脚；双向串行接口与内部寄存器阵列可以方便地与微处理器相连接；外部时钟最高频率可达 20MHz；具有功率方向输出指示。 这些增加的功能更加便于与微控制器接口，并能方便地实现电压、电流、功率的测量和用电 量累积等功能。 据此选择 CS5460A作为电能计量芯片更能实现各种电参数的测量。 基于单片机的智能电表的设计 16 CS5460A 的性能 1. 能量数据精确度 :在 1000:1 动态范围内精确度为 %； 2. 芯片功能 :可以测量电能， I•U， 、和 ，具有电能与脉冲转换功能； 3. 通过串行 EEPROM 实现智能“自引导”，不需要微控制器； 4. AC 或 DC 系统校准； 5. 可驱动机计度器 /步进马达； 6. 能量消耗小于 12mw； 7. 为分流传感器提供优化的接口； 8. 具有相补偿功能； 9. 为单电源提供地参考信号； 10. 芯片上带有 基准电压 (最大温漂 60Ppm/ )； 11. 具有简单的三线数字串行接口； CS5460A 管脚说明 CS546OA 芯片有 24 个引脚。 它的管脚分布如图 所示。 各管脚功能说明如下 : 图 CS5460A 的引脚图 基于单片机的智能电表的设计 17 XOUT、 XIN:系统时钟输出引脚和系统时钟输入引脚。 这两个引脚接 的晶振 CS5460A 提供系统时钟，并通过片内的分频单元的分频得到相应的时钟频率。 另外也可通过 XIN 引脚使用外部的CMOS 时钟为 CS5460A 提供系统时钟。 CPUCLK:片内振荡器输出引脚。 输出的时钟频率可以驱动一个标准的 CMOS 负载。 SCLK:串行时钟输入引脚。 在这个引脚上输入的时钟信号确定 SDI和 SDO 引脚上的数据输入输出速率。 在片内与此引脚相连的是一个施密特触发器，其允许通过具有慢上升时间的信号通过。 仅在 有效时才识别时钟信号。 SDO:串行数据输出引脚。 :片选引脚。 MODE:模式选择引脚。 当为逻辑高电平时， CS5460A 可在一个外部串行 EEPROM的帮助下执行自引导功能接收命令和设置。 当为逻辑低电平时， CS546OA 可与微处理器或微控制器进行数据交换。 此引脚悬空时为低电平。 :中断输出引脚。 :电能输出引脚。 :电能方向指示引脚。 当电能输 出为负时此引脚输出一脉冲。 SDI:串行数据输入引脚。 VIN+、 VIN:电压通道的差分模拟输入引脚。 VREFOUT:参考电压输出引脚。 此引脚的电压相对于 VA 为。 VREFIN:参考电压输入引脚。 输入此引脚的电压作为调节器的参考电压。 I。