数字钟的设计与制作—毕业设计

数字钟的设计与制作—毕业设计内容摘要：

机、数字通信电路等。 图 3— 2 CMOS 晶体振荡器 图 3— 2 所示电路中， CMOS 非门 U1 与晶体、电容和电阻 构成晶体振荡器电路， U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。 输出反馈电阻 R为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。 C C2均为 30pF，当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。 由于 CMOS 电路的输入阻抗极高，因此反馈电阻 R1可选为 10MΩ。 较高的反馈电阻有利于提高振荡频率的稳定性。 非门电路可选 74HC00 或 74HC04 等。 电容 C１ 、陕西国防学院电子工程系毕业论文 7 C２ 与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个 180 度 相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。 由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz的秒信号输入，需要对振荡器的输出信号进行分频。 为了尽量减少元器件数量，可选用多极 2进制计数电路CD4060， CD4060 计数为 14 级 2 进制计数器，可以将 32768HZ的信号分频为 2HZ，其内部框图如图 3— 3 所示，从图中可以看出， CD4060 的时钟输入端两个串接的非门，因此在CP０ 和 CP０ 之间接入振荡器 外接元件可实现振荡，并利用时计数电路中多一个 2分频器（后述）可实现 15级 2分频，即可得 1HZ信号。 图 3— 3 CD4060 内部框图 时间计数电路 一般采用 10 进制计数器来实现时间计数单元的计数功能。 为减少器件使用数量，可选 74HC390，其内部逻辑框图如图 3— 4 所示。 该器件为双 2510异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。 图 3— 4 74HC390 内部框图 秒个位计数单元为 10 进制计数器，无需进制转换，只需将 QＡ 与 CPＢ （下降沿有效）相连即可。 CPＡ （下降没效）与 1Hz 秒输入信号相连， Q３ 可作为向上的进位信号与十位计数单元的 CPＡ 相连。 秒十位计数单元为 6 进制计数器，需要进制转换。 将 10进制计数器转换为 6进制计数器的电路连接方法如图 3— 5所示，其中 Q２ 可作为向上的进位信号与分个位的计数单元的 CPＡ 相连。 陕西国防学院电子工程系毕业论文 8 图 3— 5 十进制 — 六进制计数器转换电路 分个位和分十 位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的 Q３ 作为向上的进位信号应与分十位计数单元的 CPＡ 相连，分十位计数单元的 Q２ 作为向上的进位信号应与时个位计数单元的 CPＡ 相连。 时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为 12 进制计数器，不是10 的整数倍，因此需将个位和位计数单元合并为一个整体才能进行 12进制转换。 利用 1片 74HC390 实现 12进制计数功能的电路如图 3— 6所示。 另外，图 3— 6 所示电路中，尚余 2进制计数单元，正好可作为分频器 2Hz 输出信 号转化为 1Hz 信号之用。 图 3— 6 十二进制计数器电路 译码驱动及显示单元 计数器实现了对时间的累计以 8421BCD 码形式输出，为了将计数器输出的 8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为 7段译码显示驱动器。 常用的 7段译码显示驱动器有 CD4511。 本次设计中选择 CD4511 作为显示译码电路；选择 LED 数码管作为显示单元电路。 校时电路 根据要求，数字钟 应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。 若门电路采用 TTL 型，则可省去电阻 R1和 R2。 与或非门可选 74HC15，非门则可选 74HC00 或 74HC04陕西国防学院电子工程系毕业论文 9 等。 图 3— 7 所示即为用 COMS 与或非门实现的时或分校时电路，图中， In1 端与低位的进位信号相连； In2端与校正信号相连，校正信号可直接取自分频器产生的 1Hz 或 2Hz（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。 如图 3— 7所示，当开关打向下时，因为校正信号和 0相与的输 出为 0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。 显然，这样的校时电路需要两个。 图 3— 7所示校时电路存在开关抖动问题，使电路无法正常工作，因此实际使用时，须对开关的状态进行消除抖动处理。 通常采用基本 RS触发器构成开关消抖动电路，如图 3— 7所示即为带有该电路的校正电路。 另外，在对分进行校时时应不影响时计数器的现状态，即当分校时时，如果产生进位应该不影响时计数的计数或不产生进位作用，因此，可用分校时时 RS触发 器的 0 输出状态来封锁。 进位输入信号。 74HC51 正好为 3— 3输入的与或非门，多出的输入端可作为封锁信号输入之用。 图 3— 7 带有消抖动电路的校正电路 整点报时电路 根据要求，电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50秒到 59分 59秒期间时，报时电路报时控制信号。 当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 9 和 5，因此可将分计数器十位的 QＣ 和 QＡ 、个位的 QＤ 和 QＡ 及秒计数器十位的 QＣ 和 QＡ 相 与，从而产生报时控制信号。 报时电路可选 74HC30 来构成。 74HC30 为 8输入与非门。 选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。 与非门 74HC30 输出端应与蜂鸣器的负极相连，而蜂鸣器的正极则应与电源相连。 陕西国防学院电子工程系毕业论文 10 4 、元器件 本课程设计共用到材料有 网络线 2米 /人 CD4060 集成块 1块 74HC390 集成块 3块 74HC51 集成块 1块 共阴八段数码管 6个 74HC00 集成块 4块 CD4511 集成块 6 块 镊子 1 把 剪刀 1 把 10MΩ 电阻 5个 74HC390 集成块 3块 74HC30 集成块 1块 500Ω 电阻 14个 30p电容 2个 时钟晶体 1个 四连面包板 1 块 附：面包板结构图 （ 1） WB— 1 系列面包板之电源座（边系）弹片是由每 25个插孔连接在一起的弹片组装而 成的。 五列为一组，共有两组，组与组不相通，列与列相通，行与行不通。 （ 2） X 与 Y （ 3）引脚 陕西国防学院电子工程系毕业论文 11 集成快引脚排列图 陕。