基于tms320vc5509芯片的语音采集系统毕业设计word格式内容摘要:

0 wait cycle for dataamp。 prog spaces STM 0x0000,BSCR。 set wait states for bank switch:。 64k mem bank, extra 0 cycle between。 consecutive prog/data read。 STM 0x1800,ST0。 ST0 at default setting。 STM 0x2900,ST1。 ST1 at default setting(note:INTX=1)。 STM 0x00A0,PMST。 MC mode amp。 OVLY=1, vectors at 0080h ******* Set up Timer Control Registers ******* STM 0x0010, TCR。 stop on– chip timer0 STM 0x0010, TCR1。 stop on– chip timer1。 Timer0 is used as main loop timer。 STM 2499, PRD。 timer0 rate=CPUCLK/1/(PRD+1)。 =40M/2500=16KHz * STM 6249, PRD。 if CPU at 100M/6250=16KHz ******* Initialize McBSP1 Registers ******* STM SPCR1, McBSP1_SPSA。 register subaddr of SPCR1 STM 0000h, McBSP1_SPSD。 McBSP1 recv = left– justify。 RINT generated by frame sync STM SPCR2, McBSP1_SPSA。 register subaddr for SPCR2。 XINT generated by frame sync STM 0000h, McBSP1_SPSD。 McBSP1 Tx = FREE(clock stops。 to run after SW breakpoint STM RCR1, McBSP1_SPSA。 register subaddr of RCR1 STM 0040h, McBSP1_SPSD。 recv frame1 Dlength = 16 bits STM RCR2, McBSP1_SPSA。 register subaddr of RCR2 STM 0040h, McBSP1_SPSD。 recv Phase = 1。 ret frame2 Dlength = 16bits STM XCR1, McBSP1_SPSA。 register subaddr of XCR1 STM 0040h, McBSP1_SPSD。 set the same as recv STM XCR2, McBSP1_SPSA。 register subaddr of XCR2 STM 0040h, McBSP1_SPSD。 set the same as recv STM PCR, McBSP1_SPSA。 register subaddress of PCR STM 000eh, McBSP1_SPSD。 clk and frame from external (slave)。 FS at pulse– mode(00) ******* Finish DSP Initialization ******* STM 0x0000, IMR。 disable peripheral interrupts STM 0xFFFF, IFR。 clear the intrupts’ flags RET。 return to main NOP NOP ******* Waiting for McBSP0 RX Finished ******* IfRxRDY1: NOP STM SPCR1, McBSP1_SPSA。 enable McBSP1 Rx LDM McBSP1_SPSD, A AND 0002h, A。 mask RRDY bit BC IfRxRDY。
阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体),仅供学习参考。 用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权,请联系我们反馈本站将在三个工作日内改正。