vhdl实验报告与代码毕业设计word格式

vhdl实验报告与代码毕业设计word格式内容摘要：

HEX1[2] PIN_W21 HEX1[3] PIN_Y22 HEX1[4] PIN_AA24 HEX1[5] PIN_AA23 HEX1[6] PIN_AB24 LEDR[17] PIN_AD12 KEY[3] PIN_W26 CLOCK_50 PIN_N2 四 ． 实验代码 LIBRARY ieee。 USE。 entity segment is port ( in1 : in integer range 0 to 15。 out1 : out std_logic_vector(6 downto 0)。 out2: out std_logic_vector(6 downto 0))。 end segment。 architecture seg of segment is type array3 is array(9 downto 0 )of std_logic_vector(6 downto 0)。 begin process(in1) CONSTANT lookuptable :array3 := ((0011000),(0000000),(1111000),(0000011), (0010010),(0011001),(0110000),(0100100),(1001111),(1000000))。 begin if(in1=10)then out2=1001111。 else out2=1111111。 end if。 if(in1=10)then out1=lookuptable(in110)。 else out1=lookuptable(in1)。 end if。 for i in 6 to 0 loop out1(i)=lookuptable(index,i)。 end loop。 end process。 end seg。 LIBRARY ieee。 USE。 entity segment is port ( clk: in std_logic。 key17: in std_logic。 led17: out std_logic。 out1 : out std_logic_vector(6 downto 0)。 out2: out std_logic_vector(6 downto 0))。 end segment。 architecture seg of segment is type array3 is array(9 downto 0 )of std_logic_vector(6 downto 0)。 signal in1 : integer range 0 to 15。 signal count1 : integer range 0 to 33554432。 begin process(clk) CONSTANT lookuptable :array3 := ((0010000),(0000000),(1111000),(0000010), (0010010),(0011001),(0110000),(0100100),(1001111),(1000000))。 begin if(clk39。 event and clk=39。 139。 )then count1=count1+1。 if(key17=39。 139。 )then led17=39。 139。 else led17=39。 039。 end if。 if(count1=33554432)then if(key17=39。 139。 )then in1=in1+1。 else in1=in11。 end if。 if(in1=10)then out2=1001111。 else out2=1111111。 end if。 if(in1=10)then out1=lookuptable(in110)。 else out1=lookuptable(in1)。 end if。 end if。 end if。 end process。 end seg。 五 ． 实验心得体会 本次实验要用到七段码的知识，所幸我们前面已接触了不少，这里马上想到了用查表的办法。 除此之外，还要综合考虑定时，计数等。 实验五 . 状态机代码验证 一．实验目的 以状态机的一些代码为例，熟悉状态机设计方法 二．实验内容 以经典双进程状态机、使用变量的状态机、带异步清零的状态机、模式检测状态机、带摩尔和米立输出的状态机、 摩尔型状态机、米立型状态机代码为例，熟悉各种状态机设计方法，体会它样的区别 4. 学习已给的经典双进程状态机代码，画出状态转换图，编译，仿真。 5. 学习已给的使用变量的状态机代码，画出状态转换图，编译，仿真。 6. 学习已给的带异步清零的状态机代码，画出状态转换图，编译，仿真。 7. 学习已给的模式检测状态机代码，画出状态转换图，编译，仿真。 8. 学习已给的带摩尔和米立输出的状态机代码，画出状态转换图，编译，仿真。 9. 学习已给的摩尔型状态机代码，画出状态转换图，编译，仿真。 10. 学习已给的米立型状态机代码，画出状态转换图，编译，仿真。 三．实验代码 1）经典双进程状态机 MEALY TYPE STATE MACHINE EXAMPLE ENTITY fsm IS PORT( clock, x : IN BIT。 z : OUT BIT)。 END fsm。 ARCHITECTURE behaviour OF fsm IS TYPE state_type IS (s0, s1, s2, s3)。 SIGNAL present_state, next_state : state_type。 BEGIN state register process state_reg: PROCESS BEGIN WAIT UNTIL clock39。 EVENT AND clock = 39。 139。 present_state = next_state。 END PROCESS。 binational logic feedback process fb_logic:PROCESS(present_state, x) BEGIN CASE present_state IS WHEN s0 = IF x = 39。 039。 THEN z = 39。 039。 next_state = s0。 ELSE z = 39。 139。 next_state = s2。 END IF。 WHEN s1 = IF x = 39。 039。 THEN z = 39。 039。 next_state = s0。 ELSE z = 39。 039。 next_state = s2。 END IF。 WHEN s2 = IF x = 39。 039。 THEN z = 39。 139。 next_state = s2。 ELSE z = 39。 039。 next_state = s3。 END IF。 WHEN s3 = IF x = 39。 039。 THEN z = 39。 039。 next_state = s3。 ELSE z = 39。 139。 next_state = s1。 END IF。 END CASE。 END PROCESS。 END behaviour。 五．实验心得体会 通过本次实验，我收悉了仿真的基本方法，进一步加深了状态机的基本设计方法的掌握。 实验六 . 序列检测器的设计 一．实验目的 1. 掌握用 VHDL 实现状态机的方法 2. 利用状态机设计一个序列检测器 二．实验内容 使用状态机设计一个 5位序列检测器。 从一串二进制码中检测出一个已预置的 5 位二进制码 ”10110” [具体要求 ]。 （每增加一位二进制码相当于增加一个状态，再加上一个初始态，用 6 个状态可以实现 .） ，编译。 要求当检测到预置序列时，输出一个脉冲的高电平，其余时候输出为低电平。 ，看结果是否正确。 三 ． 实验框图 四． 实验代码 library ieee。 use。 ENTITY fsm IS PORT( clock,x : IN BIT。 z : OUT BIT)。 END fsm。 x＝ 1 x＝ 1 x＝ 1 x＝ 0 x＝ 1 x＝ 0 x＝ 0 x＝ 0 x＝ 0 x＝ 1 x＝ 0 S0 S1 S2 S3 S4 S5 x＝ 0 ARCHITECTURE using_wait OF fsm IS TYPE state_type IS (s0, s1, s2, s3,s4,s5)。 BEGIN PROCESS VARIABLE st : state_type := s0。 BEGIN WAIT UNTIL (clock39。 EVENT AND clock = 39。 139。 )。 CASE st IS WHEN s0 = IF x = 39。 139。 THEN st := s1。 z = 39。 039。 ELSE st := s0。 z = 39。 039。 END IF。 WHEN s1 = IF x = 39。 039。 THEN st := s2。 z = 39。 039。 ELSE st:= s1。 z = 39。 039。 END IF。 WHEN s2 = IF x = 39。 039。 THEN st := s0。 z = 39。 039。 ELSE st := s3。 z = 39。 039。 END IF。 WHEN s3 = IF x = 39。 139。 THEN st := s4。