某大学--集成电路制造技术(编辑修改稿)

某大学--集成电路制造技术(编辑修改稿)内容摘要：

2． 若提高集电区的杂质浓度，即降低集电区的电阻率，不但集电结的击穿电压指标受限制，而同时使得随后的历次补偿扩散的浓度关系随之攀升。 这种攀升将受到各种化学元素在某特定温度和特定固体中的最大溶解度（称之为固体溶解度）的限制： 已知：硼元素 11801200 度在硅中的固体溶解度为 5E20。 磷元素 11801200 度在硅中的固体溶解度为 1E21。 综上所述：科学家开创出一种被称 为硅外延平面结构的工艺结构 典型的硅外延平面结构三极管示意图 硅半导体器件的外延平面工艺结构剖面示意图 可见，硅外延生长工艺技术是晶体管外延平面结构的结构基础。 掩蔽层 1180 度下进行硼杂质扩散 Ｂ BＢ BＢ BＢ 二氧化硅膜 光刻剥离后的区域 二氧化硅膜 高浓度补偿形成的 P 型区 N 型低浓度硅基片 SiO2 基极（ P） 发射极（ N+） 初级工艺实施方案示意图 P基区 硅衬底 N （集电极）背面蒸金 锑合金而形成电阻性 接触 12 外延生长工艺技术简述： 在一合格的硅单晶衬底基片上通过化学汽相的方式，生长一层新的但其晶体取向与原基片一致的硅单晶层。 该层可以被认为是原晶层的向外延伸。 重要的是：该层的厚度、导电类型、杂质的含量都可以在很大的范围内人为地改变。 这样一来，由外延平面结构可见，晶体管的集电区由一包括外延层的二层结构而构成。 硅原始衬底是高浓度的；外延层则是低浓度的；但二者的导电类型相同。 高浓度的原始衬底起着支撑芯片（ 约 500 微米的厚度）的机械强度和降低集电区体电阻的作用；低浓度的外延层（仅有 10 微米左右）则起着提高集电结反向击穿电压的作用。 如此看来，前面的初级晶体管结构模式中所暴露出的矛盾已经被外延平面结构很好地解决了。 (5) 课件综述篇 集成电路的工艺结构教学内容辅导教案 ◐ 该部分教学内容的重点： 结构集成电路所要解决的隔离与埋层问题。 ◐ 该部分教学内容的难点： 集成电路平面工艺结构与分立晶体管平面工艺结构之间的内在区别及其与之相关的原理性内容。 ◐ 学习该部分教学内容的学时： 2 学时 讲述典型的 硅集成电路平面工艺结构模式 1． 关于集成电路： 集成制做在同一半导体衬底基片之中，具有独立功能的微型化电子电路系统。 2． 半导体元器件集成化的基本要求： A 上表面要构成完整的电路连线及引线压焊点。 B 电路中工作电位不同的器件要做到电性隔离。 3． 制做 PN 结隔离区实现电路工作电位的相对独立。 称其为： PN 结隔离工艺结构 结构思路如下： 4． 相同工作电位的器件做在同一隔离岛内。 隔离岛 P 型 隔离岛 P 型 隔离岛 P 型 隔离岛 N型外延层 隔离 N型外延层 隔离 N型外延层 隔离 N型外延层 墙 墙 墙 P 型硅衬底 13 5． 集成电路衬底基片与岛内的器件已无直接关系。 6． 制做岛下同型高浓度隐埋层降低集电区体电阻。 称其为：隐埋层工艺结构 结构思路如下： 结论： 制做 集成电路，要首先考虑在器件电性区下设置同导电类型的高浓度隐埋扩散区，其次再考虑制做电性隔离区。 随后，在隔离岛内制做晶体管同分立器件的制造类同。 但器件的发射极、基极和集电极将均在上表面引出，且最后完成既定的电极布线，制做出电路的输入、输出及工作端点的压焊点以便连接内引线。 (6) 课件综述篇 硅集成电路平面工艺流程教学内容辅导教案 ◐ 学习该部分教学内容的学时： 4 学时 典型的集成运算放大器管芯平面工艺过程描述 以下是集成运算放大器管芯平面工艺加工过程的工艺条件与工艺剖面结构的对 应描述示意图。 它形象地描述了集成运算放大器管芯平面工艺加工的过程。 衬底制备 SUBSTRUCT OF PREPARATION 埋层氧化 BURIED OXIDATION 埋层氧化条件 步骤 干氧 (STEP1)+湿氧 (STEP2)+干氧 (STEP3) 时间 10 分钟 +100 分钟 +10 分钟 STEP1TEMP=1180℃（度） TIME=10 （分钟） 干氧氧化 STEP2TEMP=1180℃（度） TIME=100（分钟） 湿氧氧化 STEP3TEMP=1180℃（度） TIME=10 （分钟） 干氧氧化 隔离岛 P 型 隔离岛 P 型 隔离岛 P 型 隔离岛 N型外延层 隔离 N型外延层 隔离 N型外延层 隔离 N型外延层 N+型埋层 墙 N+型埋层 墙 N+型埋层 墙 N+型埋层 P 型硅衬底 单晶硅 切割（ 500800微米） +研磨 +抛光 P 型 硅衬底材料 晶体取向〈 111〉 浓度 =1E15 14 埋层光刻 BURIED PH0TOETCHING 光刻条件 : 常规光刻工艺 采用负性光致抗蚀剂 (聚乙烯醇肉桂酸脂 PVAC 类 ) 显影液 丁酮 定影液 乙酸丁脂 腐蚀 氢氟酸 (含氟化铵 )缓冲液浓硫酸去胶 埋层扩散 BURIED [SB SOURCE] DIFFUSION 埋层扩散条件：杂质源 锑 (SB)箱法 扩散 (属一次性扩散 ) 预淀积温度： 1200 度（℃） 预淀积时间： 70 分钟 再分布 温度 =1200 度（℃） 时间 =150 分 氮氧比 –93： 7 CONC(浓度 )=2E18 腐蚀 (去除 )埋层氧化层 ETCH THE BURIDE OXID LAYERON 常规腐蚀 氢氟酸 (含氟化铵 )缓冲液 腐蚀温度 25 度（℃） 外延生长前的化学汽相抛光 CHEMICAL POLISHING IN BEFORE EPITAXY 化学汽相抛光： 抛光温度 :1200 度（℃） 抛光时间 :3 分 抛光时间 :3 分 腐蚀速率 : 微米 /分 (SiO2) P型 硅衬底材料 晶体取向〈 111〉 浓度 =1E15 (SiO2) P 型 硅衬底材料 晶体取向〈 111〉 浓度 =1E15 (SiO2) 锑扩散埋层 P型 硅衬底材料 锑扩散埋层 P 型 硅衬底材料 15 外延生长 ROWTH OF EPITAXY LAYER 外延生长 (化学气相淀积 )参考条件 淀积温度： 1200 度（℃） 淀积速率： 微米 /分 淀积时间 ： 15 分 外延生长过程中的掺杂元素 : 磷 (P) 掺杂浓度 : 生长隔离氧化层 GROW OXID MASK LAYER FOR ISOLATION OXIDATION 隔离掩蔽层氧化条件 : 步骤 干氧 +湿氧 +干氧 温度 1180 度（℃） 时间 10 分 +100 分 +10 分 隔离光刻与隔离扩散 ETCH AND ISOLATION DIFFUSION 隔离扩散以截断外延层 和增加高温热处理时间为考虑重点 .要关注对埋层的杂质推移影响。 腐蚀隔离掩蔽层 ETCH ISOLATION OXID LAYER 常规腐蚀 腐蚀温度 25 度（℃） N型外延层 NEpi 锑扩散埋层 P型硅衬底 N型外延层 NEpi 锑扩散埋层 P型硅衬底 (SiO2) N型外延层 NEPi 锑扩散埋层 P型硅衬底 (SiO2) N 型 P 型 外延层 P 型 N 型 隔离 锑扩散埋层 隔离 P 型硅衬底 16 基区氧化 LAYER FOR BASE OXIDATION 氧化条件：步骤 干氧 +湿氧 +干氧 温度 1180 度（℃） 时间 10 分 +30 分 +10 分 刻蚀基区扩散窗口 ETCH THE MASK OXID FOR BASE 常规光刻条件：腐蚀温度 25 度（℃） 基区扩散 DIFFUSION FOR BASE 基区扩散 预淀积 元素硼 (B) 基区扩散再分布 干氧 +湿氧 +干氧 刻蚀发射区扩散窗口 ETCH THE OXID MASK FOR EMITTER 常规光刻条件：腐蚀温度 25 度（℃） N 型 P 型 N型外延层 P 型 N 型 隔离 锑扩散埋层 隔离 P 型硅衬底 (SiO2) N 型 P 型 N型外延层 P 型 N 型 隔离 锑扩散埋层 隔离 P 型硅衬底 (SiO2) N 型 P 型 N型外延层 P 型 N 型 隔离 锑扩散埋层 隔离 P 型硅衬底 (SiO2) P P N 型 P 型 N型 N型 P 型 N 型 隔离 锑扩散埋层 隔离 P 型 硅衬底 17 发射区扩散 DIFFUSION FOR EMITTER 表面钝化 FIRST PASSIVATION ON THE SURFACE 常规氧化工艺 综上所述 , 典型的双极性 (常规晶体管 )集成电路管芯加工过程如下 : 埋层氧化；。