大学学士学位论文_基于dsp的交通灯控制系统的设计(编辑修改稿)

大学学士学位论文_基于dsp的交通灯控制系统的设计(编辑修改稿)内容摘要：

区的主要交通路口进行控制；使各路口有固定的工作周期，并且在道路拥挤时中控中心能够改变交通灯的变换周期。 其详细功能是在 路口的无紧急情况时，以时间为依据控制信号灯，使其按照正常顺序运行，而当有紧急情况时则按照紧急处理规则改变信号灯的状态变换。 所以，路口交通灯的控制规律是以是否有紧急情况而发生改变。 使信号灯能按预设的规律在不同情况下按要求有不同的配置输出，这就是交通灯信号控制器的基于 DSP 的设计与实现。 该设计以 DSP TMS320VC5509 为路口控制核心， 配合 CPLD 实现对外部器件的控制。 研究对象为 单个路口控制，与 PC 机之间的的通信采用 MAX232 进行转换。 作为整个交通网络最小研究单元的单个交叉路口，对于单个路口的控制方法的研究是整个交通灯控制网路的研究基础， 所以本设计 对于整个交通控制网络 有 着 非常重要的意义。 哈尔滨理工大学学士学位论文 4 第 2章 DSP 芯片选择 DSP的含义及其用途 自从 20 世纪 80 年代初期第一片数字信号处理器 (Digital Signal Processor)问世以来， DSP 就以数字器件特有的稳定性、可重复性、可大规模集成，尤其是可编程性和易于实现自 适应处理的特点，给数字信号处理的发展带来巨大的机遇，使得信号处理手段更加灵活，功能更加强大。 近年来， DSP 作为一种新型的微处理器在各种消费类、通信、医疗和工业产品中得到了非常广泛的应用。 DSP 处理器是一类针对数字信号处理领域进行了优化的微处理器。 和普通的微处理器相比，它们具有特殊的硬件结构特别适合各类数字信号处理算法的实现，从而使得产品易于实现和维护。 用 DSP 开发的产品其成本和风险也比定制的 IC产品相对要低，特别是对于批量比较 少 的产品，如果用定制 IC 来实现开发成本将难以忍受。 同时与其它类型的微处理器相比， DSP 的指令执行周期速度快，DSP 在速度、成本、功耗方面具有不可取代的优势。 DSP 有两种解释：其一是 Digital Signal Processing 的缩写，即数字信号处理；其二是 Digital Signal Processor 即数字信号处理器的意思。 前者数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。 后者数字信号处理器是用来完成数字信号处理要求的具有特殊结构的一种微处理器，即我们经常所说的 DSP 器件。 数字信号处理 的一个重要技术领域是实时数字信号处理。 实时信号处理是指系统必须在有限的时间内随外部输入信号完成指定的处理功能，即信号处理速度应当大于信号更新 (传输 )速度。 一个典型的实时信号处理系统如图 21 所示。 输入信号可能是人的语音信号、传真机信号或在数字链路中传输的视频图像信号。 输入信号在进行 A／ D 采样时，根据奈奎斯特采样定理，采样频率至少是输入带限信号最高频率的 2 倍，在实际应用中一般为 4 倍以上。 数字信号处理一般是用DSP 芯片及其内部运行的实时处理软件对 A／ D 转换后的数字信号进行特定的处理。 最后，经过处理后的信号经过 D／ A 转换、内插和平滑滤波得到连续的模拟信号。 应当指出，并非所有的 DSP 系统都具有图 21 模型中的部件。 例如 CD和 MP3 播放器的输入信号本身就是数字信号。 图 21 典型实时数字信号处理系统原理图 输入 A/D 转换 数字信号 处理 D/A 转换 平滑滤波 混叠滤波 哈尔滨理工大学学士学位论文 5 DSP的基本硬件结构特点 世界上有许多生产 DSP 的厂家，如 TI公司的一系列 TMS320C54X、TMS320C6000和 TMS320C55X， 以及 Motoroal公司的 DSP56200等。 各厂家生产的芯片的具体功能有所不同，但是一般而言 DSP作为数字信号处理 领域的专用微处理器， DSP芯片有一些共同的硬件结构，下面详细介绍 DSP的通用硬件结构。 存储器和总线结构 DSP处理器有着更高的存储器带宽。 20世纪 80年代早期，通用微处理器通常都只有一条总线连到存储器，每个时钟周期只能访问一次存储器，即所谓的冯诺伊曼结构。 为解决对存储器带宽的需求问题， DSP处理器发展了新的存储器和总线结构，即哈佛结构。 哈佛结构允许在单周期可以进行多次存储器访问。 哈佛结构最通常的方法就是使用多个存储器，每个存储器都有自己的总线，不同的 是 存储器在一个周期内可以同时读写。 通常指令存在一个存储器 中，数据存在另一个存储器中。 这样的安排使得处理器可以同时获取指令和数据。 即采用多总线结构，它在片内至少有四套总线：程序地址总线、程序数据总线、数据的地址总线和数据的数据总线 [2]。 这种分离的程序和数据总线，可允许同时获得来自程序存储器的指令字和来自数据存储器的操作数而互不干扰，这样使得其可以同时对数据和程序进行寻址。 图 22给出了两种不同的结构。 图 22 两种存储结构 在改进的哈佛结构的基础上，大多数 DSP芯片采用流水线技术，即每条指令的执行划分为 取指、译码、取数、执行等步骤 [2]，由片内多个功能单元分别完成。 则相当于多条指令并行执行，从而大大提高了运算速度。 寻址方式 和传统的微处理器相比， DSP提供了更多的寻址方式，以适应 DSP的特定处理要求，更多的寻址方式使 DSP应用方便灵活。 以 TI公司的 C54X系列 DSP为例，在它的间接寻址方式中，除了通常所使用的增量、减量和变址寻址功能。 还增加了位码倒序寻址、循环寻址等功能。 在 FFT算法中，经常要用到位码倒序寻址。 在传统的微处理器上，必须通过软件编程的方法来实现，消耗大量的存储空间和 CPU周期。 而在 C54X DSP上，利用如下两条指令就可以向外设口 (PA)输出整序后的 FFT变换结果了： RPT15 冯诺依 曼结构 总线 通用 处理 器核 程序 /数据存储器 总线 程序存 储器 数据存 储器 DSP 处理器核 总线 哈佛 结构 哈尔滨理工大学学士学位论文 6 PORTW*AR2十 OB， PA； AR2中存放的是数据存储器中数据存放的基地址， ； ARO中存放的则是 FFT长度的一半。 DSP算法中的存储器访问模式往往是可以预知的。 例如，对 FIR滤波器中的每次采样，滤波系数的访问是从头到尾连续的，然后当处理下一次采样的时候，再从系数矢量的开始进行访问。 DSP处理器的地址生成单元利用这种访问模式的可预知性，可以支持特殊的寻址模式，使得在处理一些算法时，处理器能够有效的访问数据。 C54XDSP处理器支持“循环寻址”，这种寻址模式允许处理器访问一块连续存放的数据，然后再自动回到块的开始，这正是 FIR滤波中访问系数的模式。 循环寻址对于 FIFO缓冲的实现也是非常有用的。 DSP系统的设计流程 使用 DSP进行系统设计的一般流程如图 23所示，包括硬件设计流程和软件开发步骤。 其设计步骤为： 1． 算法模拟阶段，即根据应用系统目标确定系统性能指标。 首先应根据系统要求进行算法仿真和高级语言模拟实现。 为了得到最佳系统性能，在这一步骤应当确定最佳处理方法。 例如，为实现针对移动通信的视频显示，需要在给 定的实现目标上作算法选择、模拟和实现。 最终找到既能满足设计需要，运算量又尽可能少的实现算法。 2． 选择 DSP芯片。 根据算法要求 (运算速度、运算精度要求、存储器要求等 )选择 DSP芯片，设计实时 DSP系统。 此阶段包括硬件设计和软件设计两个方面。 硬件设计主要根据系统要求设计 DSP芯片外围电路和其他电路 (如转换、控制、存储、输出等电路 )[4]。 软件设计主要根据系统要求和所选的 DSP芯片编写相应的DSP汇编软件。 如果系统运算量不大，可以采用高级语言 C和汇编语言混合编程。 3． 硬件和软件调试阶段。 硬件调试一般采用硬件仿 真器进行。 软件调试一般借助 DSP开发上具有如软件模拟器、 DSP开发系统或仿真器等进行。 通过比较在 DSP所执行的实时程序和模拟程序执行情况来判断软件设计是否正确。 4． 集成和系统测试阶段。 调试阶段完成后，实时程序被固化在 EPROM或者Flash里面。 DSP芯片的选择标准 设计 DSP应用系统，选择 DSP芯片是非常重要的一个环节。 只有选定了 DSP芯片，才能进一步设计其外围电路及系统的其他电路。 总的来说， DSP芯片的选择应根据实际的应用系统需要而确定。 不同的 DSP应用系统由于应用场合和目的等不尽相同，对 DSP芯片 的选择也是不同的。 一般来说，选择 DSP芯片时应考虑到如下诸多因素： 1．运算速度。 当算法确定后其运算量和限定地完成时间就确定了。 由此估算出所需 DSP运算速度地下限。 DSP的运算速度可以用下面几种指标来衡量： 指令周期：即执行一条指令所需要的时间，以纳秒为单位。 如果 DSP芯片平 均在一个时钟周期内可以完成一条指令，则其指令周期等于 DSP主频的倒数。 哈尔滨理工大学学士学位论文 7 图 23 DSP系统设计流程 MAC时间 [2]：即执行一次乘法累加运算的时间。 大多数 DSP芯片可以在一 个指令周期内完成一次 MAC运算。 FFT执行时间：即运行一个 N点 FFT程序所需时间。 FFT是典型的数字信号处理算法，它可以作为综合衡量 DSP运算能力的一个指标。 MIPS／ MFLOPS：其含义是每秒百万条指令和每秒百万条浮点操作。 则两个参数分别对应于定点 DSP和浮点 DSP芯片。 2． 运算精度。 一般地浮点 DSP精度高于定点 DSP，但耗电量和价格也比定点 DSP贵。 一般定点 DSP芯片的字长为 l 6位或 24位，浮点字长位 32位。 累加器都为 40位。 虽然适当的算法可以提高、保证运算精度，但要相应增加程序复杂度和运算量。 所以运算精度要求是个折中问题，需要在算法确定阶段予以认真考虑。 3． 片内硬件资源。 通过对算法程序和应用目标的仔细分析可以大致判定对DSP芯片片内资源的要求。 几个重要的考虑因素为：片内 RAM和 ROM、外部存储器扩展空间、总线接口、 DMA通道、定时器、中断、串口，主机通信，通用端口和 JTAG口等。 用户需要参考厂家推荐 DSP芯片典型应用来考虑此项要求。 4． 芯片价格。 芯片价格是 DSP应用产品民用化的重要决定因素。 一般成熟 稳定的比较适中。 在本图像处理系统中，需要用到处理速度非常快的 DSP设计需要规范 确定设计目标 算法研 究与系统模拟实现 定义系统性能指标 DSP 芯片选择 硬件设计 硬件调试 软件编程 软件调试 系统集成和测试 哈尔滨理工大学学士学位论文 8 芯片。 在选择芯片时考虑到芯 片的资源的可用性以及性价比，根据 TI公司资料，一款中高档的数字信号处理器 TMS320VC5509可以满足本课题的要求。 本系统所用 DSP 介绍 DSP芯片选择原因 该系统选用 DSP设计方案。 方案确定后，选择 DSP处理器的型号是非常重要的一个环节。 应从芯片的运算速度、片上资源、功耗、开发工具以及价格封装等方面来考虑。 因此本系统选择了 TI公司的 TMS320VC5509芯片，主要是基于以下几个方面考虑的 [7]。 1． 运算速度： TMS320VC5509的指令速度可以达到 200MIPS，完全可以实现实时处理的要求。 2 ． 片 上硬 件资源 ： TMS320VC5509 片内 RAM 容 量为 128K16 位。 TMS320VC5509片 上 外设也很丰富，有 一个看门狗定时器 、 2个 20位的定时器 、 6通道直接存储器存取控制器（ DMA） 、 外部存储器接口（ EMIF） 等，可以满足该系统数据传输的要求。 3． 接口能力： TMS320VC5509的 McBSP[13]串行口具有灵活的接口能力，可以通过 McBSP串行口与 各种工业级串行设备 实现无缝连接。 TMS320VC5509的接口能方便地进行外围电路的设计，当使用低速的片外存储器时，可以自动插入等待周期，以解决速 度的匹配。 4． 开发工具： TI公司为用户提供了方便的开发系统，如集成开发环境 CCS，它支持软件的仿真，用户可以在制作目标板之前，利用 CCS开发系统进行算法仿真。 TI公司还为用户提供了硬件平台，有各种类型的硬件仿真器，可对系统进行实时软硬件调试和硬件仿真。 TMS320VC5509 介绍 TMS320VC5509 是 TI公司推出的定点数字信号处理器 C55系列中的一种，TMS320VC5509 通过增加累加 MAC单元，增强了 DSP的运算能力，而且性能更好，功耗更低，是目前 TMS320 家族中最省电的芯片。 该片上的 资源有 16Mbit flash 、 196k*16bit SRAM 、 2500gate CPLD 模版上留有 JTAG插口， 用户可以通过仿真器和 CCS下载程序进行试验。 其低功耗设计，比上一代 C54XX器件功耗低 30%左右；处理速度更快，双核结构，处理速度 400MIPS；软件程序兼容 C54XX。