通信-基于单片机的数字万年历设计(编辑修改稿)

通信-基于单片机的数字万年历设计(编辑修改稿)内容摘要：

D 数码管作为显示。 方案三： 采用 LCD 液晶显示屏 ,液晶显示屏的显示功能强大 ,可显示大量文字 ,图形 ,显示多样 ,清晰可见 ,对于电子万年历而言，一个 1602 的液晶屏即可，价格也还能接受 ,需要的接口线较多 ,但会给调试带来诸多方便，所以此设计中采用 LCD1602 液晶显示屏作为显示模块。 时钟芯片的选择方案和论证 方案一： 直接采用单片机定时计数器提供秒信号，使用程序实现年、月、日、星期、时、分、 3 秒计数。 采用此种方案虽然可以减少时钟芯片的使用，节约成本，但是，实 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 7 页 现的时间误差较大。 所以不采用 此方案。 方案二： 采用 DS1302 时钟芯片实现时钟， DS130 是美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为 ～。 采用三线接口与 CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。 DS1302 内部有一个 31 8 的用于临时性存放数据的 RAM 寄存器。 DS1302 是 DS1202 的升级产品，与 DS1202 兼容，但增加了主电源 /后背电源双电源引脚，同时提供了对后背电源进行涓细 电流充电的能力。 主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。 采用普通 晶振 [4]。 因此，本设计中采用 DS1302 提供时钟。 电路设计最终方案决定 综上各模块的选择方案与论证，确定最后的主要硬件资源如下：采用 AT89S51作为主控制系统； DS1302 提供时钟； DS18B20 作为数字式温度传感器； LCD1602 液晶屏作为显示。 2 硬件电路设计 系统硬件概述 本电路是由 AT89S52 单片机作为控制核心，能在 3V超低压工作， AT89S52 是一个低功耗，高性能 CMOS 8 位单片机，片内含 4kBytes ISP(Insystem programmable)的可反复擦写 1000 次的 Flash 只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51 指令系统及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISP Flash 存储单元，功能强大的微型计算机的 AT89S52 可为许多嵌入式控制应用系统提供高性价比的解决方案；时钟电路由 DS1302 提供，它是一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月 、日、周、时、分、秒进行计时，具有闰年补偿功能，工作电压为 ～。 采用三线接口与 CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。 DS1302 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 8 页 内部有一个 31*8 的用于临时性存放数据的 RAM 寄存器。 可产生年、月、日、周、时、分、秒，具有使用寿命长，精度高和低功耗等特点，同时具有掉电自动保存功能；显示部份由 LCD1602 液晶显示器完成，该显示器为工业字符型液晶，能够同时显示16x02 键盘控制模块温度采集模块。 AT89S51 主控模块 LCD1602 液晶显示模块 DS1302 时钟模块。 单片机最小系统 AT89C52 单片机最小系统电路设计如图 所示。 图 AT89C52 单片机结构图 本系统以 AT89C52 单片机为核心，本系统选用 的晶振，使得单片机有合理的运行速度。 起振电容 30pF 对振荡器的频率高低、振荡器的稳定性和起振的快速性影响较合适，复位电路为按键高电平复位。 AT89S52 单片机为 40 引脚双列直插芯片 ,有四个 I/O 口 P0,P1,P2,P3,MCS51 单片机共有 4 个 8 位的 I/O 口（ P0、 PP P3），每一条 I/O 线都能独立地 作输出或输入。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 9 页 可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时，P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出4 个 TTL 门电流，当 P2 口被写 “ 1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用 6 于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “ 1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “ 1” 后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 I/O 口作为输入口时有两种工作方式，即所谓的读端口与读引脚。 读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。 只有读端口时才真正地把外部的数据读入到内部总线。 输入缓冲器 CPU 将根据不同的指 令分别发出读端口或读引脚信号以完成不同的操作。 这是由硬件自动完成的，不需要我们操心， 1 然后再实行读引脚操作，否则就可能读入出错，如果不对端口置 1，端口锁存器原来的状态有可能为 0Q 端为 0Q^为 1加到场效应管栅极的信号为 1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号为 1，也会因端口的低阻抗而使信号变低使得外加的 1 信号读入后不一定是 1。 若先执行置 1 操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入，由于在输入操作时还必须附加一个准备动作，所以这类 I/O 口被称为准双向口。 89C51 的 P0/P1/P2/P3 口作为输入时都是准双向口。 单片机的复位电路 复位电路的连接图如下： 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 10 页 图 复位电路连接图 为确保微机系统中电路稳定可靠工作，复位电路是必不可少的一部分，复位电路的第一功能是上电复位。 一般微机电路正常工作需要供电电源为 5V177。 5%，即 ～。 由于微机电路是时序数字电路，它需要稳定的时钟信号，因此在电源上电时，只有当 VCC 超过 低于 以及晶体振荡器稳定工作时，复位信号才被撤除，微机电路开始正常工作。 单片机在启动时都需要复位，以使 CPU 及系统各 部件处于确定的初始状态，并从初态开始工作。 89 系列单片机的复位信号是从 RST 引脚输入到芯片内的施密特触发器中的。 当系统处于正常工作状态时，且振荡器稳定后，如果 RST 引脚上有一个高电平并维持 2 个机器周期 (24 个振荡周期 )以上，则 CPU 就可以响应并将系统复位。 单片机系统的复位方式有：手动按钮复位和上电复位。 51 单片机在系统复位时，将其内部的一些重要寄存器设置为特定的值，（在特殊寄存器介绍时再做详细说明）至于内部 RAM 内部的数据则不变。 系统复位是任何微机系统执行的第一步，使整个控制芯片回到默认的硬件状态下。 51 单片机的复位是由 RESET 引脚来控制的，此引脚与高电平相接超过 24 个振荡周期后， 51 单片机即进入芯片内部复位状态，而且一直在此状态下等待，直到RESET 引脚转为低电平后，才检查 EA 引脚是高电平或低电平，若为高电平则执行芯片内部的程序代码，若为低电平便会执行外部程序。 单片机的工作完全在其 pc 指针控制下，即 pc 指向哪，单片机就执行那里的指令。 复位后 pc 执行 0000h 地址，即你的程序的第一条指令。 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 11 页 时钟芯片电路 时钟芯片引脚介绍 时钟芯片 DS1302,其引脚分布图如下所示 ： 图 DS1302 引脚分布图 DS1302 的引脚排列 ,其中 Vcc1 为后备电源， VCC2 为主电源。 在主电源关闭的情况下，也能保持时钟的连续运行。 DS1302 由 Vcc1 或 Vcc2 两者中的较大者供电。 当 Vcc2 大于 Vcc1+ 时， Vcc2 给 DS1302 供电。 当 Vcc2 小于 Vcc1 时， DS1302由 Vcc1 供电。 X1 和 X2 是振荡源，外接 晶振。 RST 是复位 /片选线，通过把 RST 输入驱动置高电平来启动所有的数据传送。 RST 输入有两种功能：首先， RST 接通控制逻辑，允许地址 /命令序列送入移位寄 存器；其次， RST 提供终止单字节或多字节数据的传送手段。 当 RST 为高电平时，所有的数据传送被初始化，允许对 DS1302进行操作。 如果在传送过程中 RST 置为低电平，则会终止此次数据传送， I/O 引脚变为高阻态。 上电运行时，在 Vcc≥ 之前， RST 必须保持低电平。 只有在 SCLK为低电平时，才能将 RST 置为高电平。 I/O 为串行数据输入输出端 (双向 )，后面有详细说明。 CLK 为时钟输入端。 淮南师范学院电气信息工程学院 2020 届通信工程专业毕业论文 第 12 页 时钟芯片 DS1302 介绍 美国 DALLAS公司推出的具有涓细电流充电能力的低功耗实时时钟电路 DS1302的结 构、工作原理及其在实时显示时间中的应用。 它可以对年、月、日、周日、时、分、秒进行计时，且具有闰年补偿等多种功能。 DS1302 有 12 个寄存器，其中有 7 个寄存器与日历、时钟相关，存放的数据位为BCD 码形式 此外， DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与 RAM 相关的寄存器等。 时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302 与 RAM 相关的寄存器分为两类：一类是单个 RAM 单元，共31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0H～ FDH，其中奇数为读操作，偶数为写操作；另一类为突发方式下的 RAM 寄存器，此方式下可一次性读写所有的 RAM 的 31 个字节，命令控制字为 FEH(写 )、 FFH(读 )。 为了实现系统报警计时等功能，此设计采用了 DS302 实时时钟芯片。 DS1302 是美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为 ～。 采用三线接口与 CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。 DS1302 内部有一个 31 8 的 用于临时性存放数据的 RAM 寄存器。 DS1302 是 DS1202 的升级产品，与 DS1202 兼容，但增加了主电源 /后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。 引脚功能及结构 DS1302 的引脚排列 ,其中 Vcc1 为后备电源， VCC2 为主电源。 在主电源关闭的情况下，也能保持时钟的连续运行。 DS1302 由 Vcc1 或 Vcc2 两者中的较大者供电。 当Vcc2 大于 Vcc1+ 时， Vcc2 给 DS1302 供电。 当 Vcc2 小于 Vcc1 时， DS1302 由Vcc1 供电。 X1 和 X2 是振荡源，外接 晶振。 RST 是复位 /片选线，通过把RST 输入驱动置高电平来启动所有的数据传送。 RST 输入有两种功能：首先， RST接通控制逻辑，允许地址 /命令序列送入移位寄存器；其次， RST 提供终止单字节或多字节数据的传送手段。 当 RST 为高电平时，所有的数据传送被初始化，允许对DS1302 进行操作。 如果在传送过程中 RST。