基于单片机节能路灯毕业设计(编辑修改稿)

基于单片机节能路灯毕业设计(编辑修改稿)内容摘要：

转换，否则，   02 LE ，停止D/A 转换。 在使用时可以采用双缓冲方式（两级输入锁存），也可以用单缓冲方式（只用一项输入锁存，另一级始终保持直通的形式）。 因此，这种转换器使用非常方便灵活。 DAC0832 引脚功能 五邑大学本科毕业设计 4 DAC0832 有 20 根引脚，采用双列直插式封装，其引脚排列如图 22 示。 各引脚功能说明如下： (1) D7~D0 ：转换数据输入端。 D0 是最低位， D7 为最高位。 (2) CS ：片选信号，低电平有效。 (3) ILE ：数据锁存允许信号，高电平有效。 (4) 1WR ：写信号 1 端，低电平有效。 当 1WR 为低电平时，用来将输入数据传送到输入锁存器；当 1WR 为高电平时，输入锁存器中的数据被锁存；当 ILE 为高电平，又必须 CS 和 1WR 同时为低电平时，才能将锁存器中的数据进行更新。 以上 3 个控制信号构成了第一级输入锁存。 (5) 2WR ：写信号 2 端，低电平有效。 该信号与 XFER 配合，可使锁存器中的数据传送到 DAC 寄存器中进行转换。 图 22 引脚图 (6) XFER ：数据传送控制信号，低电平有效。 XFER 与 2WR 配合使用，构成第二级锁 存。 (7) 1OUTI ：电流输出 1 端，当 DAC 寄存器中各位全为 1 时，电流最大；而各位全为 0 时，电流为 0。 (8) 2OUTI ：电流输出 2 端，在电路中作用为保证 常数 21 OUTOUT II。 在单极性输出时， 2OUTI 常接地。 (9) bRf ：反馈电阻端，为外部运算放大器提供一个反馈电压。 bRf 可由内 部提供，也可由外部提供，片内集成的电阻为 15 KΩ。 (10) refV ：参考电压输入端，要求外部接一个精密的电源。 当 refV 为177。 10V 时，可获得满量程四象限的可乘操作。 (11) DGND ：数字地。 (12) AGND ：模拟地。 这是两种不同的地，在同一块电路板上，如果同时有模拟和数字信号元件时，一般把所有模拟信号元件的地端接在一起，所有数字信号元件的地端 接在一起，最后再将模拟地与数字地用一根导线连接在一起。 这样可以防止模拟信号与数字信号相互干扰 52 单片机 本设计用到的单片机是 AT89S52，它 是一个低功耗，高性能 CMOS8 位单片机，片内含 4k Bytes ISP(Insystem programmable)的可反复擦写 1000 次的 Flash 只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51指令系统及 80C51 引脚结构，芯片内集成了通用 8 位中央处理器和 ISP Flash 存储单元，功能强大的微型计算机 AT89S52 可 为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S52 的特点 五邑大学本科毕业设计 5 (1)40个引脚， 4k Bytes Flash 片内程序存储器； (2)128 bytes 的随机存取数据存储器（ RAM）； 32个外部双向输入 /输出（ I/O）口；5个中断优先级 2层中断嵌套中断； 2个 16位可编程定时计数器； (3)2个全双工串行通信口， 看门狗电路 ，片内时钟振荡器。 (4)AT89S52 设计和配置振荡频率可为 0Hz 并可通过软件设置省电模式。 空闲模式下， CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。 同时该芯片还具有 PDIP、 TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 (5)和 80C51 插座兼容。 89 系列单片机的引脚与 80C51 单片机的引脚顺序是一样的，所以，当需要用 89 系列的单片机代替 80C51 时，只需要见封装相同就可以进行代换。 (6)静态时钟方式。 89 系列的单片机采用静态时钟方式，可以有效的节约电能，这对于降低产品的功耗节约成本十分有利。 (7)可进行反复的系统实验。 用 89 系列单片机设计的系统，可以反复进行试 验，每次试验可以输入不同的程序，这样可以保证用户的系统设计达到最优状态，而且根据用户的不同需要进行修改，从而使系统能不断满足用户的最新需要。 管脚说明 图 23 单片机引脚图 VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8 个 TTL 门电流。 当P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口 ，当FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1口： P1口是一个内部提供上拉电阻的 8位双向 I/O 口， P1口缓冲器能接收输出4TTL 门电流。 P1口管脚写入 1后，被内部上拉为高电平，可用作输入口， P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉电阻的缘故。 在 FLASH 编程和校验时， P1口作为低八位地址。 P2口： P2口为一个内部上拉电阻的 8位双向 I/O 口， P2口驱动 4个 TTL 门电流，当 P2口被写 “ 1” 时，其管脚内部上拉电阻被拉高，且作为输入口。 并因此作为输入时， P2口的管脚被 外部拉低，将输出电流。 这是由于内部上拉电阻的缘故。 P2口当五邑大学本科毕业设计 6 用于外部程序存储器或 16位地址外部数据存储器进行存取时， P2口输出地址的高八位。 在给出地址 “ 1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3口： P3口管脚是 8个带内部上拉电阻的双向 I/O 口，可接收输出 4个 TTL 门电流。 当 P3口写入 “ 1” 后，它们被内部上拉为高电平，并用作输入口。 作为输入， 由于外部下拉为低电平， P3口将输出电流（ TTL）这是由于上拉电阻的缘故。 RXD（串行输入口）、 TXD（串行输出口）、 0INT （外部中断 0）、 1INT （外部中断 1）、 T0（计时器 0外部输入）、 T1（计时器 1外部输入）、 （外部数据存储器写选通）、 RD （外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制 信号。 I/O 口作为输入口时有两种工作方式，即所谓的读端口与读引脚。 读端口实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。 只有读端口时才真正地把外部的数据读入到内部总线。 RST：复位。 当振荡器复位器件时，要保持 RST 脚两个机器周期以上的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低八位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器 频率的 1/6。 因此它可用作对外输出脉冲或用于定时。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 驻极体话筒 驻极体话筒属于电容式话筒的一种，声电转换的关键元件是驻极体振动膜。 当声波输入时，驻极体膜片随声波的强弱而振动，使电容极板间的距离发生变化，引起电容量 C 发生变化，因为驻极体两侧的电荷来变，因此电容两端的 电压（ UC=Q／ C）发生变化，从而实现了声电转换。 由于振动引起的输出电压的变化量较小，所以要在电容的后面加一个效应管进行放大，提高话筒的灵敏度，同时场效应管还可以与音频放大器匹配。 如图 24 示 (a) 外形图 (b)内部结构图 图 24 驻极话筒的外形和内部结构图 五邑大学本科毕业设计 7 光敏电阻 光敏电阻器是利用半导体的光电效应制成的一种电阻值随入射光的强弱而改变的电阻器；入射光强，电阻减小，入射光弱，电阻增大。 光敏电阻器一般用于光的测量、光的控制和光电转换（将光 的变化转换为电的变化）。 常用的光敏电阻器硫化镉光敏电阻器，它是由半导体材料制成的。 光敏电阻器的阻值随入射光线（可见光）的强弱变化而变化，在黑暗条件下，它的阻值（暗阻）可达 1~10M 欧 ,在强光条件（ 100LX）下，它阻值（亮阻）仅有几百至数千欧姆。 光敏电阻器对光的敏感性（即光谱特性）与人眼对可见光的响应很接近，只要人眼可感受的光，都会引起它的阻值变化。 如图 25 示。 图 25 光敏电阻的工作原理图 电磁继电 器 电磁式继电器一般由铁芯、线圈、衔铁、触点簧片等组成 的。 只要在线圈两端加上一定的电压，线圈中就会流 过一定的电流，产生电磁效应，衔铁 会在电磁力吸引的作用下克服返回弹簧的拉力吸向铁芯，从而带动衔铁的动触点与静触点（常开触点）吸合。 当线圈断电后，电磁的吸力也随之消失，衔铁就会在弹簧的反作用力返回原来的位置，使动触点与原来的静触点（常闭触点）释放。 这样吸合、释放，从而达到了在电路中的导通、切断的目的。 对于继电器 “常开、常闭 ”触点，可以这样来区分：继电器线圈未通电时处于断开状态的静触点，称为 “常开触点 ”；处于接通状态的静触点称为 “常闭触点 ”。 如图 26 示。 (a)工作原理图 (b)外形图 图 26 继电器的工作原理图和外形图 时钟芯片 本设计用到的时钟芯片是 DS12C887，其具有高精度，保存时间久等优点上。 具体介绍五邑大学本科毕业设计 8 如下 : (1)器件特性 DS12C887 实时时钟芯片功能丰富，可以用来直接代替 IBM PC 上的时钟日历芯片DS12887，同时，它的管脚也和 MC146818B、 DS12887 相兼容。 由于 DS12C887 能够自动产生世纪、年、月、日、时、分、秒等时间信息，其内部又增加了世纪寄存器，从而利用硬件电路解决子 “千年 ”问题； DS12C887 中自带有锂电池，外部掉电时，其内部时间信息还能够保持 10 年之久；对于一天内的时间记录，有 12 小时制和 24 小时制两种模式。 在 12 小时制模式中，用 AM 和 PM 区分上午和下午；时间的表示方法也有两种，一种用二进制数表示，一种是用 BCD 码表示； DS12C887 中带有 128 字节 RAM，其中有 11 字节 RAM 用来存储时间信息， 4 字节 RAM 用来存储 DS12C887 的控制信息，称为控制寄存器， 113 字节通用 RAM 使用户使用；此外用户还可对 DS12C887 进行编程以实现多种方波输出，并可对 其内部的三路中断通过软件进行屏蔽。 (2) 引脚功能 DS12C887 的引脚排列如图 27 示。 图 27 DS12C887 引脚图 各管脚的功能说明如下： GND、 VCC：直流电源，其中 VCC 接 +5V 输入， GND 接地，当 VCC 输入为 +5V 时，用户可以访问 DS12C887 内 RAM 中的数据，并可对其进行读、写操作；当 VCC 的输入小于 + 时，禁止用户对内部 RAM 进行读、写操作，此时用户不能正确获取芯片内的时间信息；当 VCC 的输入小于 +3V 时， DS12C887 会自动将电源发换 到内部自带的锂电池上，以保证内部的电路能够正常工作。 MOT：模式选择脚， DA12C887 有两种工作模式，即 Motorola 模式和 Intel 模式，当 MOT 接 VCC 时，选用的工作模式是 Motorola 模式，当 MOT 接 GND 时，选用的是 Intel 模式。 SQW：方波输出脚，当供电电压 VCC 大于 时， SQW 脚可进行方波输出，此时用 户可以通过对控制寄存器编程来得到 13 种方波信号的输出。 AD0～ AD7：复用地址数据总线，该总线采用时分复用技术，在总线周期的前半部分，出 现在 AD0～ AD7 上的是地址信息，可用以选通 DS12C887 内的 RAM，总线周期的后半部五邑大学本科毕业设计 9 分出现在 AD0～ AD7 上的数据信息。 AS：地址选通输入脚，在进行读写操作时， AS 的上升沿将 AD0～ AD7 上出现的地址信 息锁存到 DS12C887 上，而下一个下降沿清除 AD0～ AD7 上的地址信息，不论是否有效， DS12C887 都将执行该操作。 DS/RD：数据选择或读输入脚，该引脚有两种工作模式，当 MOT。