基于单片机的电压测量人机界面设计_毕业设计(编辑修改稿)

基于单片机的电压测量人机界面设计_毕业设计(编辑修改稿)内容摘要：

将 DVM 的基本电路（含模拟电路和数字电路）集成在同一芯片上，配以 LCD 或 LED 数显器件后能显示 A/D 转换结果的集成电路。 它们均属大规模集成电路，能以最简单方式构成 DVM。 若对其外围电路进行扩展，增加各种功能转换器，还可构成 DVM。 2．单片 DMM 专用 IC 单片 DMM 专用 IC 是 CMOS 大规模集成电路和仪表技术的结晶，使用一片 IC 即可构成功能完善的自动量程数字多用表。 特别是专配μ P 的 DVM 集成电路的问世，为开发具有高性价比的智能仪表和测试系统创造了有利条件。 单 片机内的 A/D 转换器结构和性能 A/D 转换器结构 ATmega16 有一个 10 位的逐次逼近型 ADC。 ADC 与一个 8 通道的模拟多路复用器连接，能对来自端口 A 的 8 路单端输入电压进行采样。 单端电压输入以 0V (GND) 为基准。 ADC 包括一个采样保持电路，以确保在转换过程中输入到 ADC 的电压保持恒定。 ADC 有 AVCC 引脚单独提供电源。 AVCC 与 VCC 之间的偏差不能超过。 A/D转换的参考电压源可以选择 的内部基准电压、 AVCC 或外接于 AREF 的电压。 ADC 基准电压源 标称值为 的基准电压以及 AVCC 都位于器件之内，基准电压可以通过加在AREF 引脚上加一个电容进行解耦，以更好地抑制噪声。 ADC的参考电压源（ VREF）反映了 ADC的转换范围。 若单端通道电平超过了 VREF，则其结果将近 0x3FF。 天津职业技术师范大学 20xx 届本科生毕业设计 9 A/D 转换器性能 ATmega16 的 A/D 转换器性能指标为： （ 1） 10 位 精度 （ 2） LSB 的非线性度 （ 3） 177。 2 LSB 的绝对精度 （ 4） 65 260 μ s 的转换时间 （ 5） 最高分辨率时采样率高达 15 KSPS （ 6） 8 路复用的单端输入通道 （ 7） 7 路差分输入通道 （ 8） 2 路可选增益为 10x 与 200x 的差分输入通道 （ 9） 可选的左对齐 ADC 读数 （ 10） 0 VCC 的 ADC 输入电压范围 （ 11） 可选的 ADC 参考电压 （ 12） 连续转换或单次转换模式 （ 13） 通过自动触发中断源启动 ADC 转换 （ 14） ADC 转换结束中断 （ 15） 基于睡眠模式的 天津职业技术师范大学 20xx 届本科生毕业设计 10 4 主要元器件简介 及设计 ATmega16 单片机 此设备是采用 Atmel的高密度非易失性存储器技术生产制造。 片上 ISP Flash 允许程序存储器通过 ISP 串行接口，或者通用编程器编程也可以通过编程 AVR 内核的引导程序运行。 引导程序可以使用任意接口将应用程序下载到应用 Flash 内存（ Application Flash 存储器）。 更新应用 Flash 区启动引导闪存（闪存）的连续运转，使 RWW操作。 闪存 8 位 RISC CPU和系统可以被编程为被集成到一个单一芯片内，ATmega16 的成为一个非常强大的单芯片解决方案，进行了大量的嵌入式控制应用提供了灵活的和便宜的成本。 对于边界扫描 JTAG 接口，支持片上调试和编程，三个具有比较模式的灵活的定时器 /计数器（ T / C），片内 /外中断，可编程串行 USART起始条件检测的通用串行接口， 8 通道 10 位 ADC，具有可选差分输入级可编程增益（ TQFP 封装），可编程看门狗定时器，片上振荡器，一个 SPI 串行接口，以及六个软件可选省电模式。 在空闲模式下， CPU 停止工作， USART，两线接口， A / D 转换器， SRAM， T / C， SPI 端口，中断系统继续工作。 冻结振荡器掉电模式，所有功能除了中断停止工作和硬件复位，在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余的设备正在睡觉， ADC 噪声抑制模式时终止 CPU 和除了异步定时器和 ADC以外所有 I / O 模块，以减少 ADC 转换时的开关噪声，待机模式下，晶体谐振振荡器运行，其余的设备处于休眠状态，从而使设备只消耗极少的功率，而且还具有快速启动的能力。 扩展待机模式时，振荡器和异步定时器继续工作。 ATmega16 的有全套的程序和系统开发工具， 包括： C 语言编译器，宏汇编器，调试器 /模拟器，仿真器和评估板。 AVR Atmega16 的系列单片机，体积小，重量轻，抗干扰能力强，对环境要求不高，成本低，可靠性高，柔韧性好。 在 ATmega16 AVR内部有很多的指令集，并有 32 个通用工作寄存器。 且所有寄存器都直接与算术逻辑单元（ ALU），这将允许在同一时间访问两个独立的寄存器的指令在一个时钟周期。 采用这种结构，大大提高了效率比平常的微控制器具有高达 10 倍的代码和数据通过。 ATmega16 的微控制器具有以下优点： 16K 字节的系统可被编程到闪存（能力强的读 取和写入，即在同一时间， RWW）， 512 字节的 EEPROM， 1K 字节 SRAM，32 个通用 I / O 口线， 32 个通用工作寄存器 JTAG 边界扫描接口，支持片上调试与编程，三个具有比较模式的灵活的定时器 /计数器（ T / C），片内 /外中断，可编程串行 USART 可编程看门狗定时器启动条件探测器通用串行接口， 8 通道 10 位 ADC天津职业技术师范大学 20xx 届本科生毕业设计 11 可选差分输入级可编程增益（ TQFP 封装），片上振荡器，一个 SPI 串行端口，以及六个软件可选省电模式。 在空闲模式下， CPU 停止工作， USART，两线接口， A / D转换器， SRAM， T / C， SPI 端口，中断系统继续工作。 冻结振荡器掉电模式，所有功能除了中断停止工作和硬件复位，在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余的设备正在睡觉， ADC 噪声抑制模式时终止 CPU 和除异步定时器和 ADC 以外所有 I / O 模块，以减少 ADC 转换时的开关噪声。 待机模式下，晶体谐振振荡器运行，其余的设备处于休眠状态，从而使设备只消耗极少的功率，也有快速启动。 扩展待机模式时，振荡器和异步定时器继续工作。 高性能、低功耗的 8 位 AVR 微处理器先进的 RISC 结构： （ 1） 131 条指令 （ 2）大多数指令执行时间为单个时钟周期 （ 3） 32 个 8 位通用工作寄存器 （ 4）全静态工作 （ 5）工作于 16MHz时性能高达 16MIPS （ 6）只需两个时钟周期的硬件乘法器 （ 7）非易失性程序和数据存储器 （ 8） 16K 字节的系统内可编程 Flash，擦写寿命 : 10,000 次 （ 9）拥有独立锁定位的可选 Boot 代码区，通过片上 Boot 程序实现系统内编程，真正的同时读写操作 （ 10） 512 字节的 EEPROM，擦写寿命 : 100,000 次 （ 11） 1K 字节的片内 SRAM （ 12）可以对定位进行编程以实现用户程序的加密 （ 13） JTAG 接口 ( 与 IEEE 标准兼容 ) （ 14）符合 JTAG 标准的边界扫描功能 （ 15）支持扩展的片内调试功能 （ 16）通过 JTAG 接口实现对 Flash、 EEPROM、熔丝位和定位的编程 外设特点 ： （ 1）两个拥有独立预分频器和比较器功能的 8 位定时器 /计数器 （ 2）一个拥有预分频器、比较功能和捕捉功能的 16 位定时器 /计数器 （ 3）拥有独立振荡器的实时计数器 RTC （ 4）四通道 PWM （ 5） 8 路 10 位 ADC， 8 个单 端通道， 2 个拥有可编程增益（ 1x, 10x, 或 200x）的差分通道 天津职业技术师范大学 20xx 届本科生毕业设计 12 （ 6）面向字节的两线接口 （ 7）两个可编程的串行 USART （ 8）可工作于主机 / 从机模式的 SPI 串行接口 （ 9）拥有独立片内振荡器的可编程看门狗定时器 （ 10）片内模拟比较器 （ 11）特殊的处理器特点 （ 12）上电复位以及可编程的掉电检测功能 （ 13）片内部经过标定的 RC 振荡器 （ 14）片内 /片外中断源 （ 15） 6 种睡眠模式 : 空闲模式、 ADC 噪声抑制模式、省电模式、掉电模式、 Standby 模式以及扩展的 Standby 模式 I/O 和封装： （ 1） 32 个可编程的 I/O 口 （ 2） 40 引脚 PDIP 封装 , 44 引脚 TQFP 封装 , 与 44 引脚 MLF 封装 工作的电压： （ 1） ATmega16L： （ 2） ATmega16： 速度的等级： （ 1） 8MHz ATmega16L （ 2） 016MHz ATmega16 （ 3） ATmega16L 在 1MHz, 3V, 25176。 C 时的功率消耗 （ 4）正常模式下 : MA （ 5）空闲模式下 : MA （ 6）掉电模式下 : 1 μ A天津职业技术师范大学 20xx 届本科生毕业设计 13 ATmega16 单片机引脚功能 Atmega16 单片机采用 40 引脚 DIP 封装，其引脚分布以及电路连接下图 所示。 图 41 Atmega16 单片机引脚及电路连接 引脚说明如下： VCC 数字电路的电源 GND 接 地 端口 A(PA7..PA0) 端口 A做 A/D 转换器的模拟输入端。 端口 A 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 A 处于高阻状态。 端口 B(PB7..PB0) 端口 B 为 8 位双向 I/O 口，具有可编程的内部上拉电PB0PB1PB2PB3PB4PB5PB6PB7PD0PD1PD2PD3PD4PD5PD6PD7PC0PC1PC2PC3PC4PC5PC7 VCCPB0 (XCK/T0)1PB1 (T1)2PB2 (AIN0/INT2)3PB3 (AIN1/OC0)4PB4 (SS)5PB5 (MOSI)6PB6 (MISO)7PB7 (SCK)8RESET9PD0 (RXD)14PD1 (TXD)15PD2 (INT0)16PD3 (INT1)17PD4 (OC1B)18PD5 (OC1A)19PD6 (ICP)20PD7 (OC2)21XTAL212XTAL113GND11PC0 (SCL)22PC1 (SDA)23PC2 (TCK)24PC3 (TMS)25PC4 (TDO)26PC5 (TDI)27PC6 (TOSC1)28PC7 (TOSC2)29AREF32AVCC30GND31PA7 (ADC7)33PA6 (ADC6)34PA5 (ADC5)35PA4 (ADC4)36PA3 (ADC3)37PA2 (ADC2)38PA1 (ADC1)39PA0 (ADC0)40VCC10U1ATmega16L8PCPC6PA0PA1PA2PA3PA4PA5PA7PA6RES天津职业技术师范大学 20xx 届本科生毕业设计 14 阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 B 处于高阻状态。 端口 C(PC7..PC0) 端口 C 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 C 处于高阻状态。 如果 JTAG接口使能，即使复位出现引脚 PC5(TDI)、 PC3(TMS)与 PC2(TCK)的上拉电阻被激活。 端口 D(PD7..PD0) 端口 D 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为 输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 D 处于高阻状态。 RESET。