基于单片机的交通信号灯模拟控制器的设计-毕业设计(编辑修改稿)

基于单片机的交通信号灯模拟控制器的设计-毕业设计(编辑修改稿)内容摘要：

图 交通信号灯硬件系统总体框图 硬件系统中的芯片认识 在硬件设计时首先需要确定使用什么类型的 CPU 和信号灯。 CPU 对系统的整体功能、开发难度和价格都起主导作用，所以在硬件开发中应该首先确定 CPU，然后再依据实际需求设计周边电路。 本设对 CPU 的性能要求不高，所以选择一款价格适中、功能一般的 51 系列单片机 ——AT89S51。 交通信号灯中，要求信号灯的穿透性要好，可控性强，能耗低，使用寿命长，因此，我们可以选择 LED（发光二极管），七段数码管和 16*16 点阵式 LED（ 16*16点阵式 LED 是由四块 8*8 点阵式 LED 组成）构成系统中的显示电路。 对于 16*16点阵式 LED,我们采用 8255 芯片外部扩展。 此外，显示模块使用到了 74HC164，74HC273 等芯片，根据它们的物理结构及功能，组成了 LED 显示屏的显示部分。 按键控制电路 定时控制电路 Ａ Ｔ 单 ８ ９ 片 Ｓ ５ 机 １ 倒计时显示 红、黄、绿信号灯显示 16*16 点阵式 LED 显示 8 AT89S51 芯片简介 AT89S51 是一个低功耗，高性能 CMOS 8 位单片机，片内含 4k Bytes ISP(Insystem programmable)的可反复擦写 1000 次的 Flash 只读程序存储器，器件采用 ATMEL 公司的高密度、非易失性存储技术制造，兼容标准 MCS51指令系统及 80C51 引脚结构，芯片内集成了通用 8位中央处理器和 ISP Flash存储单元，功能强大的微型计算机的 AT89S51 可为许多嵌入式控制应用系统提供高性价比的解决方案。 AT89S51 具有如下特点： 40个引脚， 4k Bytes Flash 片内程序存储器，128 bytes 的随机存取数据存储器（ RAM）， 32 个外部双向输入 /输出（ I/O）口， 5个中断优先级 2层中断嵌套中断， 2 个 16位可编程定时 计数器 ,2个全双工串行通信口，看门狗（ WDT）电路，片内时钟振荡器。 此外， AT89S51设计和配置了振荡频率可为 0Hz 并可通过软件设置省电模式。 空闲模式下，CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。 同时该芯片还具有 PDIP、 TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 1．主要特性： • 8031 CPU 与 MCS51 兼容 • 4K 字节可编程 FLASH 存储器 (寿命： 1000 写 /擦循 环 ) • 全静态工作： 0Hz24KHz • 三级程序存储器保密锁定 • 128*8 位内部 RAM • 32 条可编程 I/O 线 • 两个 16位定时器 /计数器 • 6 个中断源 • 可编程串行通道 • 低功耗的闲置和掉电模式 • 片内振荡器和时钟电路 2．管脚说明： VCC：供电电压。 GND：接地。 P0口： P0 口为一个 8位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 9 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地 址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL门电流，当 P2口被写 “1”时，其管脚被内部上拉 电阻拉高，且作为输入。 并因此作为输入时， P2口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2口输出地址的高八位。 在给出地址 “1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3口： P3 口管脚是 8个带内部上拉电阻的双向 I/O口，可接收输出 4 个TTL门电流。 当 P3口写入 “1”后，它们被内部上拉为高电平，并用作输入。 作为输入， 由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 RXD（串行输入口） TXD（串行输出口） /INT0（外部中断 0） /INT1（外部中断 1） T0（记时器 0 外部输入） T1（记时器 1 外部输入） /WR（外部数据存储器写选通） /RD（外部数据存储器读选通 ） P3 口同时为闪烁编程和编程校验接收一些控制信号。 I/O 口作为输入口时有两种工作方式即所谓的读端口与读引脚读端口时实际 上并不从外部读入数据而是把端口锁存器的内容读入到内部总线经过某种运算或变换后再写回到端口锁存器只有读端口时才真正地把外部的数据读入到内部总线上面图中的两个三角形表示的就是输入缓冲器 CPU 将根据不同 10 的指令分别发出读端口或读引脚信号以完成不同的操作这是由硬件自动完成的不需要我们操心 1 然后再实行读引脚操作否则就可能读入出错为什么看上面的图如果不对端口置 1端口锁存器原来的状态有可能为 0Q端为 0Q^为 1 加到场效应管栅极的信号为 1 该场效应管就导通对地呈现低阻抗 ,此时即使引脚上输入的信号为 1 也会因端口的低阻抗而使信号变低 使得外加的 1 信号读入后不一定是 1 若先执行置 1 操作则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入由于在输入操作时还必须附加一个准备动作所以这类 I/O 口被称为准双向口 89C51 的 P0/P1/P2/P3 口作为输入时都是准双向口接下来让我们再看另一个问题从图中可以看出这四个端口还有一个差别除了 P1 口外 P0P2P3 口都还有其他的功能。 RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但在访问外部数据存储器时，这两次有效的 /PSEN信号将不出现。 EA/VPP ：当 /EA 保 持 低 电 平 时 ， 则 在 此 期 间 外 部 程 序 存 储 器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 8255 芯片简介 8255 可编程并行接口芯片简介 : 8255 可编 程并行接口芯片有三个输入输出端口，即 A 口、 B 口和 C 口，对应 11 于引脚 PA7～ PA0、 PB7～ PB0 和 PC7～ PC0。 其内部还有一个控制寄存器，即控制口。 通常 A口、 B 口作为输入输出的数据端口。 C 口作为控制或状态信息的端口，它在方式字的控制下，可以分成 4 位的端口，每个端口包含一个 4 位锁存器。 它们分别与端口 A／Ｂ配合使用，可以用作控制信号输出或作为状态信号输入。 8255 可编程并行接口芯片方式控制字格式说明 : 8255 有两种控制命令字；一个是方式选择控制字；另一个是 C 口按位置位／复位控制字。 其中 C 口按位置位／复位控制 字方式使用较为繁难，说明也较冗长，故在此不作叙述，需要时用户可自行查找有关资料。 方式控制字格式说明下 表 所示： D7：设定工作方式标志， 1有效。 D D5： A口方式选择 0 0 — 方式 0 0 1 — 方式 1 1 — 方式 2 D4： A口功能 （ 1=输入， 0=输出） D3： C口高 4 位功能 （ 1=输入， 0=输出） D2： B口方式选择 （ 0=方式 0， 1=方式 1） D1： B口功能 （ 1=输入， 0=输出） D0： C口低 4 位功能 （ 1=输入， 0=输出） 8255 可编程并行接口芯片工作方式说明 : 方式 0：基本输入／输出方式。 适用于三个端口中的任何一个。 每一个端口都可以用作输入或输出。 输出可被锁存，输入不能锁存。 方式 1：选通输入／输出方式。 这时 A 口或 B 口的 8 位外设线用作输入或输出，C 口的 4条线中三条用作数据传输的联络信号和中断请求信号。 方式 2 ：双向总线方式。 只有 A 口具备双向总线方式， 8 位外设线用作输入或输出，此时 C口的 5条线用作通讯联络信号和中断请求信号。 74LS164 芯片简介 74LS164 是一个串入并出的 8位移位寄存器，他常用于单片机系统中，下面结D7 D6 D5 D4 D3 D2 D1 D0 12 束一下这个元件的基本知识： 串行输入带锁存 时钟输入 ,串行输入带缓冲 异步清除 最高时钟频率可高达 36Mhz 功耗： 10mW/bit 74 系列工作温度： 0176。 C to 70176。 C Vcc 最高电压： 7V 输入最高电压： 7V 最大输出驱动能力： 高电平：－ 低电平： 8mA 图 74LS164 引脚图 图 74LS164 逻辑符号 13 74LS273 芯片简介 74LS273 是 8 位数据 /地址锁存器，他是一种带清除功能的 8D触发器，管脚 图功能表如 下： 1 脚是复位 CLR,低电平有效 ,当 1 脚是低电平时 ,输出脚 2(Q0)、 5(Q1)、6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、 19(Q7)全部输出 0,即全部复位。 当 1脚为高电平时 ,11(CLK)脚是锁存控制端 ,并且是上升沿触发锁存 ,当 11脚有一个上升沿 ,立即锁存输入脚 1 1 1 18的电平状态，并且立即呈现在输出脚 2(Q0)、 5(Q1)、 6(Q2)、 9(Q3)、 12(Q4)、 15(Q5)、 16(Q6)、19(Q7)上。 图 74LS273 管脚图 74LS273 管脚功能： 1D～ 8D为数据输入端， 1Q～ 8Q 为数据输出端，正脉冲触发，低电平清除，常用作 8位地址锁存器。 14 第 3 章 系统硬件电路设计 硬件设计是整个系统的基础，要考虑的方面很多，除了实现本设计基本功能以外，还要考虑如下几个因素：①系统稳定度；②器件的通用性或易选购性；③软件 编程的易实现性；④系统其它功能及性能指标。 因此硬件设计至关重要。 单片机控制系统设计 单片机作为整个硬件系统的核心，它既是协调整机工作的控制器，又是数据处理器。 它由单片机、时钟电路、复位电路等组成。 为了简化电路、降低成本、提高可靠性， 本设计采用 AT89S51 作为主控制器， 外加一些控制电路来实现 时 钟的基本功能。 AT89S51最小系统的设计 通常 , 将完成单片机最基本功能 , 没有外围器件及外设接口扩展的系统称之为单片机最小系统 , 简称最小系统。 根据系统设计要求，结合性能分析，设计的单片机最 小系统如图 所示。 图 单片机最小系统 15 AT89S51 单片机有一个用于构成内部振荡器的反相放大器，反相放大器的输入端为 XTAL1，输出端为 XTAL2，两端连接石英晶体及两个 瓷片 电容形成稳定的自激振荡器。 在本次设计中电容 均 取 22pF，石英晶体的振荡频率 选 12MHz。 复位是单片机的初始化操作，复位后可使 CPU 及系统各部件处于确定的初始状态，并从初始状态开始正常工作。 复位电路则是实现这一功能的实际执行者 , 它应该使高电平的复位信。