基于单片机控制交通灯的毕业论文(编辑修改稿)

基于单片机控制交通灯的毕业论文(编辑修改稿)内容摘要：

驱动 3个 LSTTL 负载。 (4)P3 口 (10— l7) 8 位带有内部上拉电阻的准双向 I/O 口。 特殊功能 (或称第二变异功能 )。 (RXD)：串行输入端口。 P3． 1(TXD)：串行输出端口。 (INT0)：外部中断 0输 入端。 P3． 3(1NTl)：外部中断 1输入端。 P3． 4(T0)：定时器／计数器 0外部输入端。 P3． 5(T1)：定时器／计数器 1AL 部输入端。 P3． 6(WR)：外部数据存储器写选通。 P3． 7(RD)：外部数据存储器读选通。 P3 口能驱动 3个 LSTTL 负载。 Pin9:RESET/Vpd复位信号复用脚，当 8051 通电，时钟电路开始工作，在 RESET 引脚上出现 24 个时钟周期以上的高电平，系统即初始复位。 初始化后，程序计数器 PC 指向 0000H， P0P3 输出口全部为高电平，堆栈指针写入 07H，其它专用寄存器被清“ 0”。 RESET 由高电平下降为低电平后，系统即从 0000H 地址开始执行程序。 然而，初始复位不改变 RAM（包括工作寄存器 R0R7）的状态， 8051 的初始态。 8051 的复位方式可以是自动复位，也可以是手动复位，见下图 23。 此外， RESET/Vpd还是一复用脚， Vcc掉电其间，此脚可接上备用电源，以保证单片机内部 RAM的数据不丢失。 时钟方式见图 24 所示。 江苏农牧科技职业学院论文（设计） 7 (a)上电自动复位 (b)手动复位电路 (c)内部时钟方式 (d)外部时钟方式 图 23复位电路 图 24 时钟方式 Pin30:ALE/ 当访问外部程序器时， ALE(地址锁存 )的输出用于锁存地址的低位字节。 而访问内部程序存储器时， ALE 端将有一个 1/6 时钟频率的正脉冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。 更有一个特点，当访问外部程序存储器， ALE 会跳过一个脉冲。 Pin29: 当访问外部程序存储器时，此脚输出负脉冲选通信号， PC 的 16 位地址数据将出现在 P0 和 P2 口上，外部程序存储器则把指令数据放到 P0 口上，由 CPU 读入并执行。 Pin31:EA/Vpp程序存储器的内外部选通线，内置有 4kB 的程序存储器，当 EA 为高电平并且程序地址小于 4kB 时，读取内部程序存储器指令数据，而超过 4kB 地址则读取外部指令数据。 如 EA为低电平，则不管地址大小，一律读取外部程序存储器指令。 显然，对内部无程序存储器的 8031,EA 端必须接地。 Pin40:VCC 电源 +5V输入。 Pin20:VSSGND 接地端。 Pin18和 Pin19: XTAL1和 XTAL2 晶振引脚。 当使用芯片内部时钟时，此二引脚用于外接石英晶体和微调电容；当使用外部时钟时，用于接外部 时钟脉冲 信号。 在编程时， EA/Vpp脚还需加上 12V 的编程电压。 江苏农牧科技职业学院论文（设计） 8 8255A 并行接口芯片内部结构 8255A 的 内部结构如图 25 所示，由三部分电路组成：与 CPU 的接口电路、内部控制逻辑电路和与外设连接的输入 /输出接口电路。 图 25 8255A内部结构图 （ 1）与 CPU 的接口电路 与 CPU的接口电路由数据总线缓冲器和读 /写控制逻辑组成。 数据总线缓冲器是一个三态、双向、 8位寄存器， 8条数据线 D0～ D7与系统数据总线连接，构成 CPU 与 8255A 之间信息传送的通道， CPU 通过执行输出指令向 8255A 写入控制命令或往外设传送数据，通过执行输入指令读取外设输入的数据。 读 /写控制逻辑电路用来接收 CPU 系统总线的 读信号 ，写信号 ，片选择信号 ，端口选择信号 A1， A0和复位信号 RESET，用于控制 8255A 内部寄存器的读 /写操作和复位操作。 （ 2）内部控制逻辑电路 内部控制逻辑包括 A组控制与 B 组控制两部分。 A组控制寄存器用来控制 A口 PA7～PA0和 C口的高 4位 PC7～ PC4。 B组控制寄存器用来控制 B口 PB7～ PB0和 C口的低 4位 PC3～PC0。 它们接收 CPU 发送来的控制命令， 对 A, B, C 3个端口的输入 /输出方式进行控制。 （ 3）输入 /输出接口电路 江苏农牧科技职业学院论文（设计） 9 8255A 片内有 A, B, C 3个 8位并行端口， A口和 B口分别有 1个 8位的数据输出锁存 /缓冲器和 1个 8位数据输入锁存器， C口有 1个 8位数据输出锁存 /缓冲器和 1个 8位数据输入缓冲器，用于存放 CPU 与外部设备交换的数据。 对于 8255A 的 3个数据端口和 1个控制端口，数据端口既可以写入数据又可以读出数据，控制端口只能写入命令而不能读出，读 /写控制信号（ , ）和端口选择信号（ , A1和 A0）的状态组合可以实现 A, B, C 3个端口和控制端口的读 /写操作。 8255A 的端口分配及读 /写功能见表 21。 表 21 8255A的端口分配及读 /写功能 A1 A0 功能 0 0 1 0 0 输入指令 A口 0 0 1 0 1 输入指令 B口 0 0 1 1 0 输入指令 C口 0 0 1 1 1 命令写入控制寄存器 0 1 0 0 0 读出 A口数据 0 1 0 0 1 读出 B口数据 0 1 0 1 0 读出 C口数据 0 1 0 1 1 非法操作 74LS373 芯片简介 当 74LS373 用作地址锁存器时 如图 26所示。 应使 0E为低电平，此时锁存使能端 C为高电平时，输出 Q0~Q7状态与输入端 D1~D7 状态相同；当 C发生负的跳变时，输入端D0~D7 数据锁入 Q0~Q7。 51 单片机的 ALE 信号可以直接与 74LS373 的 C 连接。 在 MCS51单片机系统中，常采用 74LS373 作为地址锁存器使用，其连接方法如上图所示。 其中输入端 D0~D7接至单片机的 P0 口 ，输出端提供的是低 8位地址， G端接至单片机的地址锁存允许信号 ALE。 输出允许端 E 接地，表示输出三态门一直打开。 图 26 74LS373内部引脚示意图 江苏农牧科技职业学院论文（设计） 10 当三态允许控制端 0E为低电平时， Q0～ Q7为正常逻辑状态，可用来驱动负载或总线。 当 0E 为高电平时， Q0～ Q7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。 当锁存允许端 LE 为高电平时， Q 随数据 D 而变。 当 LE 为低电平时， D 被锁存在已建立的数据电平。 当 LE 端 施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善 400mV。 其真值表如表 22所示。 表 22 74LS373真值表 Dn LE OE Qn H H L H L H L L X L L Q0 X X H 高阻态 江苏农牧科技职业学院论文（设计） 11 3. 系统硬件设计 交通灯硬件线路图如图 31所示。 图 31 交通灯硬件线路图 系统工作原理 （ 1） 开关键盘输入交通灯初始时间，通过 8051 单片机 P1输入到系统。 江苏农牧科技职业学院论文（设计） 12 （ 2） 由 8051 单片机的定时器每秒钟通过 P0口向 8255A 的数据口送信息，由 8255A 的PA 口显示红、绿、黄灯的燃亮情况；由 8255A 的 PC 口显示每个灯的燃亮时间。 （ 3） 8051 通过设置各个信号等的燃亮时间 ,绿、红时间分别为 60 秒、 80 秒循环由 8255A的 P0口向 8255A 的数据口输出。 （ 4） 通过 8051单片机的 位来控制系统是工作或设置初值，当牌位 0就对系统进行初始化，为 1系统就开始工作。 （ 5） 红灯倒计时时间，当时间结束时 ,黄灯闪烁 5s 后结束。 （ 6） 绿灯时间倒计时完毕，重新循环。 江苏农牧科技职业学院论文（设计） 13 延时方法可以有 两种一中是利用 MCS51 内部定时器才生溢出中断来确定 1 秒的时。