基于zigbee的机泵无线监测智能单元研究毕业论文(编辑修改稿)

基于zigbee的机泵无线监测智能单元研究毕业论文(编辑修改稿)内容摘要：

初值都需要进行直流校正。 加速度较小时，重力加速度的影响较稳定，可以获取准确的参考值。 将芯片水平放置在地表面上，此时加速度为 0g，读取的输出值即为加速度为 0g 时的输出电压。 将加速度计旋转 90176。 ，加速度为 1g，读取输出值。 再旋转 180176。 ，加速度为 1g，再次读取输出值。 则采用式（ 31）便可得到比较准确的灵敏度。 灵敏度 =（ 1g 读 数 （ 1g 读数）） / 2 V/g……………………… 式 （ 31） 这样做的优点在于轴上信号与角度余弦值成正比，因而加速度计未对齐带来的误差不是很大 [17]。 例如，当方向偏差为 5176。 时，测量结果只会产生 %的误差。 键相测量 键相测量可以 确定出振动 信号 的相位角 和轴承转速 ，用于轴的动平衡分析以及设备的故障分析与诊断等方面。 旋转机械中相位的定义是指基频 (以转子转速为频率 )信号对于转轴上某一确定相位标志之间的相位差。 这里的确定标记在工程上通常是键相槽位置。 对于所有旋转机械而言，都需要监测旋转机械轴的转速，转速是衡 量机器正常运转的一个重要指标 [18]。 同时，为了实现振动信号的整周期采样，转速测量也是不可或缺的。 测量原理 旋转机械振动测试中，一般是通过在旋转机械的轴上开一凹槽或凸槽，然后装上信号传感器，如 图 312 所示，便可以测得原始键相信号。 键相信号是一个脉冲信号，通过它的测量便可实现对转速的测量。 检测键相槽位置所使用的传感器一般是电涡流传感器。 图 312 键相测量原理 Fig 312 Key phase measurement diagram 第三章 无线监测单元设计 键相槽可以采用凹槽或者凸槽，当这个键相槽转动到传感器探头安装位置时，由于探头与被测面间距突变，传感器会产生一个脉冲信号， 旋转机械的转轴 每转一周，就会产生一个脉冲信号， 在一定时间内，通过对 脉冲 信号的计数，可以计算出转轴的转速，也可以通过计算连续两个键相信号之间的时间间隔来计算出转速。 通常大型旋转机械转轴的转速范围在 30 转 /分 ~18000 转 /分之间， 即 连续两个脉冲信 号之间的时间间隔为 ~2s 之间。 键相槽的尺寸要足够大，以使产生的脉冲信号峰值不小于 5V（ AP1670 标准不小于 7V）。 一般若采用φ φ 8 探头，键相槽宽度应大于 ，深度或高度大于 （推荐采用 以上），长度应大于 [19]。 键相槽应平行于轴心线，其长度应尽量长，以保证当转轴发生轴向串动时，探头还能对着凹槽或凸槽。 当机组各部分有不同的转速产生时，需要有多套键相传感器对其进行监测，从而为机组的各部分提供有效的键相信号。 预处理电路 键相传感器产生的信号是不规则的脉冲信号 ，而且电平高于 FPGA 或处理器的电平，是无法被正常识别的。 因此，需要对脉冲信号进行预处理，使其成为较为规则的方波信号。 预处理电路如 图 313 所示。 主要由输入电压调节、光电隔离、信号整形三部分组成。 若键相传感器产生的是正向脉冲，则信号端与 KEY+相连， GND 与 KEY相连；反之，则相反。 光耦输入端与输出端信号实现完全隔离 [20]。 图 313 键相信号预处理电路 Fig 313 Key phase pretreatment circuit 电位器 1W 、电阻 1R 、 2R 构成了分压调节电路。 二极管 1D 对光耦起到反向保护作用。 通过调节电位器 1W ，可以使光耦在 输入电压 1iVV 时截止，在 2iVV 时导通，如图 314 所示。 经过整形后得到如 图 315 所示的规则方波信号。 第三章 无线监测单元设计 图 314 光耦的输出信号 Fig 314 Output signal of optocoupler 图 315 预处理电路输出信号 Fig 315 Output signal of pretreatment circuit 经过预处理之后的脉冲信号变成了 + 的规则方波信号，与 FPGA 或处理器相连，便可完成脉冲计数和周期测量，进而实现振动相位检测和轴承转速的测量，以及对设备故障的 进一步诊断和分析。 振动信号采样 振动传感器产生模拟的电压信号，要成为处理器可识别的数字信号还需要经过信号调理和 A/D 转换。 另外，振动信号的高速采集造成数据量十分庞大，为了缓解处理器的压力，在 A/D 转换器与处理器之间增加数据缓冲 FIFO 也是必要的选择。 数据缓冲 FIFO 的实现以及对 A/D 转换器的控制均可由 FPGA 来完成，这些部分共同组成了振动信号采样控制模块。 信号调理电路 由于 A/D 转换器 只能接收一定范围的模拟信号，而传感器把非电物理量变换成电信号后，并不一定在这一范围内。 因此， 传感器输出的信号有时还必须经 放大、滤波、线性化补偿、隔离、保护等措施后，才能送 A/D 转换器。 这一系列的信号操作便称为信号调理，用于对传感器输出的电压信号进行调整，使信号适合作为 A/D 转换器的输入 [21]。 由于本课题选用的振动传感器芯片 ADXL105 和 ADXL78 的输出电压范围均在 0 ~ 5V 之间，适合作为 A/D 转换器 的输入信号。 因此，该模块中只对原始电压信号进第三章 无线监测单元设计 行了滤波处理。 滤波电路主要分为两部分，分别为高通滤波电路和低通滤波电路，它们共同组成了带通滤波电路。 振动传感器输出的电压信号是叠加在一直流电压上的交流小信号。 在经过高通滤波 电路之后，直流分量以及截止频率以下的分量便被滤除。 如 图 316 所示，为了便于对不同特点的信号进行滤波，该滤波电路提供了 3 路不同截止频率的输出。 这三路输出信号分别接至逻辑开关的输入端，根据 A0A1 的值决定哪路信号选通。 图 316 高通滤波电路 Fig 316 Highpass filter circuit 经过逻辑开关的电压信号被再次接入到低通滤波电路，如 图 317 所示。 同样，低通滤波电路也利用逻辑开关提供了多达 8 种截止频率，以便于根据信号的不同特点进行滤波处理。 图 317 低通滤波电路 Fig 317 Lowpass fiter circuit 在经过以上的滤波电路之后，振 动传感器的电压信号已去除直流分量和噪声信号，其电压范围变成 ~ +。 A/D 转换电路 本课题利用 FPGA 控制 2 个 8 路模拟开关 ADG608 选通 16 路模拟电压信号，作第三章 无线监测单元设计 为 A/D 转换器的输入信号。 ADG608 的真值表如 表 31 所示。 表 31 ADG608 真值表 Table 31 Truth table of ADG608 A2 A1 A0 EN 选通开关 X 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 无 1 2 3 4 5 6 7 8 利用两片 ADG608 组成的 16 路模拟开关如 图 318 所示。 图 318 由 2 片 ADG608 组成的 16 路模拟开关 Fig 318 16 Analog Switch constructed by 2 chips of ADG608 当 CS 线为低电平时，通过 4 位地址线便可以选通开关 1 ~ 16，其真值表如 表 32所示。 表 32 16 路模拟开关的真值表 Table 32 Truth table of 16 Analog Switch /CS A3 A2 A1 A0 选通 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 2 3 第三章 无线监测单元设计 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 X 0 1 1 1 1 0 0 0 0 1 1 1 1 X 1 0 0 1 1 0 0 1 1 0 0 1 1 X 1 0 1 0 1 0 1 0 1 0 1 0 1 X 4 5 6 7 8 9 10 11 12 13 14 15 16 浮空 A/D 转换器选用 AD9240，其分辨率为 14 位，采样速率高达 10MSPS。 片内集成高性能、 低噪声的采样保持 放大器（ SHA） 和输出缓冲器，可选择内部或外部基准电压源。 AD9240 采用带有数字输出误差校正的多级差动流水线结构，在宽温度环境下工作不会丢码。 其工作时序图如 图 319 所示： 图 319 时序图 Fig 319 Timing diagram AD9240 在每个时钟周期都可以进行采样，但需要 3 个时钟周期完成整个转换的处理过程，数据输出比采样时刻晚 3 个时钟周期。 高速高分辨率的 A/D 对输入采样时钟的质量要求很高。 Ct 的值不能小于 100nS，而 CHt 和 CLt 不能小于 45nS。 在采样频率为 10MSPS 时， AD9240 的输入时钟需满足占空比 45%～ 55%的条件。 模拟开关的输出接至 AD9240，在 FPGA 的控制下便可以实现多路模拟信号的采集。 由于滤波电路已将直流分量滤除，故此处为交流耦合输入，电路如 图 320 所示： 第三章 无线监测单元设计 图 320 交流耦合输入 Fig 320 ACCoupled input AD9240 的输入模拟信号幅度由 VREF 管脚的电压决定，满量程输入幅度为2*VREF。 AD9240 有一个片内基准源，通过不同的管脚连接可选择基准为 1V 或。 如果 SENCE 管脚与 REFCOM 管脚相连， VREF 电压为。 如果 SENCE 管脚与VREF 管脚相连， VREF 电压为 1V。 AD9240 也可以采用外部基准源作为参考电平，具体连接不再赘述。 AD9240 的数字输出在整个输入范围内采用正逻辑的自然二进制编码 ， 标志位OTR 表示测量数据是否溢出有效范围。 如 表 33 所 示。 表 33 输出数据格式 Table 33 Output data format 输入电压（ V） 状态（ V） 数字输出 OTR VINAVINB VINAVINB VINAVINB VINAVINB VINAVINB VREF = VREF = 0 = +VREF 1 LSB ≥ +VREF 00 0000 0000 0000 00 0000 0000 0000 10 0000 0000 0000 11 1111 1111 1111 11 1111 1111 1111 1 0 0 0 1 数据缓冲 FIFO 振动信号的高速采集使 A/D 转换器输出的数据流量十分巨大，为了缓解处理器的压力，需要在 A/D 转换器与处理器之间增加数据缓冲 FIFO[22]。 将 AD9240 的 14 位并行输出与 FIFO 的输入相连，数据从 FIFO 输出后经过并行和串行的转换再与处理器的SPI 串行接口相连。 如 图 321 所示： 第三章 无线监测单元设计 图 321 数据缓冲 Fig 321 Data buffer 数据缓冲 FIFO 以及并行到串行的转换都可以由 FPGA 完成，本课题中选用了Xilinx 公司 Spartan 3E 系列的 XC3S100E 芯片。 XC3S100E 是一款高性能低价格的可编程逻辑器件 （ FPGA） ，具有丰富的逻辑单元和存储单元，其内部的 Block Ram 可以配置为大小不同的各种类型存储器，如单口RAM、双口 RAM 和同步 FIFO，其中 FIFO 更适合作为采样数据高速写入的存储器。 FIFO 具有 两 套数据线而无地址线，可在其一端写操作而在另一端进行读操作，数据在其中顺序移动 [23]。 外部时钟源直接输入到 FPGA，经 DCM 分频后作为 FIFO 和 ADC的时钟源。 采用 FIFO 构成高速 A/D 采样缓存时，由于转换速度比较快，对时序配置要求非常严格，如果两者时序关系配合不当， 就会发生数据存储出错或者掉数。 本课 题设计的 FPGA 核心板包括 XC3S100E、 AD9240 等主要器件，以及时钟、电源、调试相关的电路和器件。 实物图如 图 322 所示： 图 322 FPGA 核心板 Fig 322 FPGA core board AD9240 FIFO D0…D13 串行转换 D0…D13 SPI。