基于usb的数字广播电视信号数据采集系统的设计与实现硕士学位论文(编辑修改稿)

基于usb的数字广播电视信号数据采集系统的设计与实现硕士学位论文(编辑修改稿)内容摘要：

ompaq、 Digital Equipment、IBM、 Intel、 Microsoft、 NEC 和 Northern Tele 等 7 家公司共同提出。 USB 接口技术的出现完美地解决了传统接口存在的问题。 目前， USB 以接口体积小巧、支持热插拔、即插即用、兼容性好、节省系统资源和成本 低等优点迅速普及开来。 USB 接口技术支持三种数据传输速率操作，包括低速 、全速 12Mbit/s和高速 480Mbit/s。 这样便于不同的外部设备选择合适的数据传输速率来实现。 传统的 SDRAM 采用一种单倍数据速率（ Single Data Rate ， SDR）的结构执行访问操作。 它在每个系统时钟周期的上升沿传输数据，因此 SDR SDRAM的带宽等于其时钟频率乘以其数据总线宽度。 为了增加总线带宽，如果使用传统的方法，要么增加数据总线宽度，要么提高其操作频率。 DDR SDRAM（ Double Data Rate SDRAM， DDR SDRAM）的出现使在既不增加数据总线宽度也不提高工作频率的条件下，增加了总线带宽。 根据 JEDEC 制定的标准， DDR SDRAM最高时钟频率可以达到 200MHz，其极限传输率为 [3]。 随着微电子设计技术与工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路逐步发展到今天的专用集成电路。 ASIC 的出现降低了产品的生产成本，提高了系统的可靠性，缩小了设计的物理尺寸，推动中国传媒大学硕士学位论文 绪论 3 了社会的数字化进程。 但是 ASIC 因其设计周期长，改版投资大，灵活 性差等缺陷制约着它的应用范围。 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。 随着工艺技术的发展与市场需求，超大规模、高速、低功耗的新型FPGA/CPLD 不断推陈出新。 新一代的 FPGA 甚至集成了中央处理器（ Central Processing Unit ， CPU）或数字处理器（ Digital Signal Process， DSP）内核，在一片 FPGA 上 进 行 软 硬 件 协 同 设 计 ， 为 实 现 片 上 可 编 程 系 统（ SystemonaProgrammableChip ， SOPC）提供了强大的硬件支持。 目前，国内外 企业已经推出了很多能适应不同条件，不同精度要求的 USB 数据采集系列产品。 其中比较典型的是美国国家仪器有限公司（ National Instruments， NI）研制的一系列 USB 数据采集卡，如 NI 推出的 USB6008 低价位多功能数据采集卡，它是一款 USB 总线供电多功能 DAQ（ Data Acquisition，DAQ）模块，该模块提供 12 路模拟输入，采样精度 12 位，单通道采样率为 10KBps。 国内深圳的华强电子研发的 USB 数字电视接收机，该产品支持 / 数据传输接口，支持数 字电视视频广播及 IP 数据接收。 适用于学校、医院、机关、电影院、等公共场所接收无线教育和无线传输的加密数字电视广播节目和数据。 论文内容及结构 （ 1）重点介绍本数据采集系统的芯片选型和硬件设计方案，根据设计方案，绘制电路原理图和 PCB 文件，并最终焊接调试系统的硬件平台； （ 2） Tuner 部分的驱动控制； （ 3） FPGA 部分的 Verilog HDL 代码设计； （ 4） 部分的固件程序和驱动程序设计基础介绍； （ 5）在硬件和软件平台均搭建好的情况下，进行软硬件系统联合调试，并且实际测试系统的工作情况。 本章小结 本章主要介绍了不同接口的数据采集技术所面临的问题，叙述了几种数字广播电视信号的基本参数，进而谈到本课题的研究意义，最后确定了课题的研究步骤及论文的内容安排。 中国传媒大学硕士学位论文 数据采集系统的总体设计方案 4 2. 数据采集系统的总体设计方案 本课题基于 USB 总线接口，集接收、下变频、 数据采集、海量存储于一体，专门研究应用于 DMBTH、 CMMB、 DAB 标准下的数字电视广播信号的数据采集系统。 可接收的信号频段有 UHF、 VHF3 和 L 波段。 另外，本课题还将对接收信号强度指示的实时监控和调谐芯片内部寄存器的在线配置进行研究，帮助用户轻松方便的对不同频道上的数字电视广播信号进行数据采集，同时还可以实时获取当下频道的信号强度指示。 本数据采集电路主要分为下变频、 FPGA 数据预处理、 DDR SDRAM 接口、 接口四部分。 该系统工作流程如下：利用天线接收空中的数字电视广播信号，信号经过调谐 芯片直接下变换为零中频信号，输出 10bit 的 I/Q 数字基带信号。 FPGA 对基带信号做预处理之后，将信号送入异步 FIFO 模块，由 FIFO汇集批量的数据送至外挂 DDR SDRAM 芯片内。 然后再由 FPGA 控制 DDR SDRAM 将采集数据读出，通过 控制芯片将数据送至计算机，让计算机上的应用程序对信号数据进行保存和处理。 其中，用户通过应用程序配置相应的参数， PC 机通过 USB 接口将控制信号传给 USB 控制芯片， USB 控制芯片利用 I2C 总线对调谐芯片内部寄存器执行写操作，从而实现软件对硬件电路的配置功能。 此外， USB 控制芯片利用 I2C 总线，还可以在线读取调谐芯片内部寄存器数值，然后数据经过 USB 总线传输到 PC， PC 可以通过应用程序实时计算出 RSSI显示给用户。 图 为本次设计系统框图： T u n e r F P G AU S B 2 . 0D D RC o n t r o lD a t aC l o c kI/Q dataClockI 2 CC o n t r o lD a t aC l o c kR FP CD a t a 图 系统方案框图 射频前端技术概述 射频（ Radio Frequency， RF）前端的主要功能是接收小功率的 RF 信号，然中国传媒大学硕士学位论文 数据采集系统的总体设计方案 5 后将其下变频为一个复基带信号（包括同相和正交分量， I/Q） [4]。 在这个过程中，要尽可能多地滤除不需要的信号；对 RF 信号进行变换，使频率、电平与模数转换器（ Analog to Digital Converter， ADC）相匹配。 对射频前端的基本要求是：首先，引入的噪声要尽可能地小（噪声系数小）；其次，信号的适应能力要尽可能的强（工作频段宽、动态范围大） [5]。 MTV818 芯片 RAONTECH 是一家专为移动电视提供射频调谐器解决方案的公司。 由于采用了 CMOS 技术，其 RFIC/SOC 性能得到了进一步提升，尤其是在低功耗方面更是有不俗表现。 该公司的解决方案 被完美的应用在移动便携式产品中，如手机，笔记本和车载等。 MTV818 芯片是 RAONTECH 的一款高集成度的 SOC（ SystemOnChip）射频接收机。 这款芯片虽然体积小巧 —— 5*5mm， QFN 封装，但是其内部却是由射频前端和解调器两部分组成。 同时这款芯片也支持多种接口，如 I2C， TSIF， SPI， HPI 和 EBI2，使其在与外部设备通信时更加灵活。 另外， MTV818 内部还集成了 DCDC 转换器和 LDO，使用户在供电模式上有多种选择，同时这也节省了芯片的外围器件。 MTV818 芯片灵敏度好，动态范围广，线性度高，功率消耗低，最重要的一点，其支持多标准接收，接收信号的频段包括 FM、 BAND UHF、 LBAND，可谓是集成度非常高的一款芯片，有利的节约了电路板的面积。 图 为 MTV818 内部的功能框图 [6]： 图 MTV818 内部结构框图 MTV818 共有 4 个输入通道，这四个输入通道共用一个功能模块。 RF 信号首先经过一个低噪声放大器（ Low Noise Amplifier， LNA），用于对小信号的放大，然后再经过一级 RF 自动增益控制器（ Automatic Amplifier Controller， AGC）进一步放大信号到一个合适的电平值上。 此时芯片内部的 PLL 将外部晶体送入的时钟倍频产生一个本振（ Local oscillator， LO）。 混频器将 RF 与 LO 进行混频，然后产生 I/Q 两路零中频信号。 此时因为会产生谐波，因此需要再通过一级低通中国传媒大学硕士学位论文 数据采集系统的总体设计方案 6 滤波器（ Low Pass Filter， LPF），然后信号被送入到内置的 ADC 中，输出两组10bit 采样率为 20MHz 的数字信号。 后面的解调部分是该芯片针对其他数字电视广播标准制定的，在这里使用不到，故不作详细介绍。 我们必须得用一种总线对Tuner 内部寄存器进行初始化和配置，其配置流程如图 所示： R e g i s t e r p a g e s e l e c t : H O S TR F a c c e s s m o d e s e l e c t : m e m o r y m a p p e d I O m e t h o dI Q o u t t y p e s e t u pP o w e r t y p e s e l e c t i o nR F i n i t i a lF i l t e r i n i t i a lC h a n n e l s e t u pG e t R S S I v a l u eC l o c k t y p e s e l e c t i n g 图 MTV818 初始化流程 自动增益控制 对于那些输入信号在一个很宽的动态范围内变化的系统来说， AGC 能够使输出信号保持在一个相对恒定的电平上，这样一来， AGC 后续的电路的动 态范围就不需要很宽了。 增益控制通常分布在好几级上，后级的放大器（如中频放大器）首先减小放大倍数，如果减小的不够，前级的放大器（如低噪声放大器，射频放大器）再继续减小放大倍数。 这样做的目的是为了确保有用信号的电平足够高从而获得较高的 S/N。 如图 所示，当接收机的输入信号的强度在范围内（ Vi1~Vi2）变化的时候，一个 AGC 电路可以为解调器产生大体上保持恒定电平的输出信号。 当输入信号很微弱的时候， AGC 是无效的，输出信号和输入信号呈线性关系。 当输出信号电压到达一个阀值（ Vo1）时， AGC 开始工作，使输出保持 一个恒定的输入直到到达另一个阀值（ Vo2）。 在这个阀值上， AGC 再次不工作。 这种普适的做法可以用来保证在高增益的时候信号的稳定性问题 [7]。 中国传媒大学硕士学位论文 数据采集系统的总体设计方案 7 图 AGC 折线图 MTV818 内部一共有 3 类 AGC，分别是 LAN AGC， RF AGC 和 BB AGC。 其中BB AGC 又分为 Digital BB AGC 和 Analog BB AGC。 这些 AGC 在芯片内部的逻辑顺序如图 所示。 A D CI FL N A A G CR F A G CM I XA n a l o g B B A G CD i g i t a l B B A G CR FL O 图 AGC 逻辑顺序框图 RF AGC 和 LNA AGC 工作在自动模式下 BB AGC 工作在手动模式下，图 描述了 BB AGC 的控制流程： M T V 8 1 8I 2 C C o n t r o l l e rP W M C o n t r o l l e rA G C R e f e r e n c e p o w e rP o w e r d e t e c t o rC o m p a r a t o rI 2 C B l o c kD e m o d u l a t o r c o r eT u n e rD e m o d u l a t o rI / Q s i g n a l 图 AGC 控制流程图 当 Tuner 向解调器传送数字 I/Q 信号用来进行 下一步处理的时候，解调器内的检测器会检测到当前 I/Q 信号的强度，然后将检测到的结果告诉比较器。 比较器比较当前信号强度与参考信号强度的大小，然后把它们的差值传送给 I2C 控制器，由 I2C 控制器决定是增加还是减小 BB AGC 的放大倍数，最后控制器将数值通过 I2C 总线写入到 Tuner 内部管理 BB AGC 的相应的寄存器中 [8]。 中国传媒大学硕士学位论文 数据采集系统的总体设计。