课程设计---tms320lf2407a最小系统设计报告(编辑修改稿)

课程设计---tms320lf2407a最小系统设计报告(编辑修改稿)内容摘要：

通过执行指令实现芯片的复位。 硬件复位：是通过硬件电路实现复位。 硬件复位有以下几种方法 : 上电复位 、 手动复位 、 自动复位。 采用硬件自动复位，使用 MAX811 复位芯片，电路图如下： 外部扩展存储器 DSP2407A仿真开发和脱机工作时使用不同的程序存储器。 在仿真开发时， DSP2407A使用片外扩展的 SARAM作为程序存储器；而在脱机工作时， DSP2407A使用片内的 FLASH存储器作为程 序存储器。 2407A 片内 RAM 只有 2K，如果要调试较大一些的程序的话就只能外扩 RAM 作为程序存储器。 外扩的 RAM 也可以作为数据存储器。 因为 2407A 内部 RAM 空间不足，数据采集大的场合，所有采样结果均保存在外部的 CY7C1021 中， CY7C1021 在调试过程中作为程序的外部存储器，正常运行时作为 AD采样结果的存储空间。 JTAG 仿真接口电路 JTAG 仿真接口是一个 14针接口。 其中 EMU0 和 EMU1 要上拉到 DSP 电源上，上拉电阻一般最大不超过 10K,最小不低于 2K。 第 5 引脚是电源引脚，应直接接到电源 上。 第6引脚是机械键位，该脚无插针，而仿真器上该脚位也无插孔。 因此，当仿真头插入方向不正确时不能插入，防止错误造成损坏。 FLASH烧写的电源供给 VCCP 为 TMS320LF2407A 的 flash 烧写电源输入脚， flash 烧写要用到 5V 电源，而不是工作电压。 而 DSP 正常工作时， VCCP 应接成低电平，电路如下： 指示灯 其他引脚的处理 READY 接高电平，使其一直固定为有效的访问外部存储器状态 ENA_144 通过上拉电阻接 ，其意义为使外部接口信号有效 VIS_OE 可视为输出使能引脚，故悬空 TP TP2 测试引脚，悬空 对于未用的 I/O引脚，如果缺省状态为输出引脚，则可以悬空不接；如果缺省状态为输入引脚，可以将它们上拉或下拉为固定电平。 这样做有两方面原因：一是悬空不接时，电平浮动，对于 DSP是一种干扰；二是输入引脚悬空，当高、低电平转换时，会产生功耗。 对于未用的 I/O引脚，若没有做硬件处理，在软件初始化时把这些 I/O引脚设置为输出引脚。 测试电路 五、软件设计 在实验箱按测试电路连接好电路，以备测试仿真使用。 测试程序如下： include define uint unsigned int define uchar unsigned char /************************************************************* *系统初始化子程序 **************************************** ********************/。