基于mega16数字万年历设计毕业论文(编辑修改稿)

基于mega16数字万年历设计毕业论文(编辑修改稿)内容摘要：

16 MIPS – 只需两个时钟周期的硬件乘法器 • 非易失性程序和数据存储器 通过 JTAG 接口实现对 Flash、 EEPROM、熔丝位和锁定位的编程 2 个具有可编程增益 （ 1x, 10x, 或 200x）的差分通道 上电复位以及可编程的掉电检测 片内经过标定的 RC 振荡器 片内 / 片外中断源 6 种睡眠模式 : 空闲模式、 ADC 噪声抑制模式、省电模式、掉电模式、 Standby 模式以及扩展的 Standby 模式 • 工作电压 :– ATmega16： • 速度等级 ： – 0 16 MHz ATmega16 Mega16 的引脚图及引脚说明 PB0 (T0)1PB1 (T1)2PB2 (AIN0)3PB3 (AIN1)4PB4 (SS)5PB5 (MOSI)6PB6 (MISO)7PB7 (SCK)8RESET9PD0 (RXD)14PD1 (TXD)15PD2 (INT0)16PD3 (INT1)17PD4 (OC1B)18PD5 (OC1A)19PD6 (ICP)20PD7 (OC2)21XTAL212XTAL113GND11PC022PC123PC224PC325PC426PC527PC6 (TOSC1)28PC7 (TOSC2)29AREF32AVCC30AGND31PA7 (ADC7)33PA6 (ADC6)34PA5 (ADC5)35PA4 (ADC4)36PA3 (ADC3)37PA2 (ADC2)38PA1 (ADC1)39PA0 (ADC0)40VCC10U1mega16 VCC: 数字电路的电源 GND:地 长春理工大学毕业设计 12 端口 A(PA7..PA0): 端口 A 做为 A/D 转换器的模拟输入端。 端口 A 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大 电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 A 处于高阻状态。 端口 B(PB7..PB0):端口 B 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 B 处于高阻状态。 端口 C(PC7..PC0):端口 C 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出 缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 C 处于高阻状态。 如果 JTAG 接口使能，即使复位出现引脚 PC5(TDI)、 PC3(TMS)与 PC2(TCK) 的上拉电阻被激活。 端口 D(PD7..PD0):端口 D 为 8 位双向 I/O 口，具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。 作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。 在复位过程中，即使系统时钟还未起振，端口 D 处于高阻状态。 RESET: 复位输入引脚。 持续时间超过最小门限时间的低电平将引起系统复位 , 持续时间小于门限间的脉冲不能保证可靠复位 XTAL1: 反向振荡放大器与片内时钟操作电路的输入端 XTAL2: 反向振荡放大器的输出端 . AVCC: AVCC是端口 A与 A/D转换器的电源。 不使用 ADC时，该引脚应直接与VCC连接 .使用 ADC时应通过一个低通滤波器与 VCC连接。 AREF: A/D 的模拟基准输入引脚。 根据以上端口的介绍以及具体引脚图 ,设计中单片机端口分配表 PA 口 液晶显示数据线 PB4~PB7 接 4*1 键盘 PD3 DS1302 SCK PD4 DS1302 I/O PD5 DS1302 RST PD6 扬声器输入驱动 长春理工大学毕业设计 13 PB0,PB1,PB2 液晶显示 RS,R/W,E 时钟接口电路 本万年历系统的重要部分在于时钟和闹钟功能模块，这里选用串行时钟芯片dS1302，与采用并行总线与单片机进行数据通信的时钟芯片相比， DS1302 与单片机的连线大为减少，极大的节省了单片机的系统资源 简介 DS1302 是 美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为 ～。 采用三线接口与 CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。 DS1302 内部有一个 318 的用于临时性存放数据的 RAM 寄存器。 DS1302 是 DS1202 的升级产品，与 DS1202 兼容，但增加了主电源 /后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。 引脚介绍及其功能 图 1 示出 DS1302 的引脚排列 ,其中 Vcc1 为后备电源， VCC2 为主电源。 在主电源关闭的情况下，也能保持时钟的连续运行。 DS1302 由 Vcc1 或 Vcc2 两者中的较大者供电。 当 Vcc2 大于 Vcc1＋ 时， Vcc2 给 DS1302 供电。 当 Vcc2 小于 Vcc1 时，DS1302 由 Vcc1 供电。 X1 和 X2 是振荡源，外接 晶振。 RST 是复位 /片选线，通过把 RST 输入驱动置高电平来启动所有的数据传送。 RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址 /命令序列送入移位寄存器；其次， RST 提供终止 单字节或多字节数据的传送手段。 当 RST 为高电平时，所有的数据传送被初始化，允许对 DS1302 进行操作。 如果在传送过程中 RST 置为低电平，则会终止此次数据传送，I/O 引脚变为高阻态。 上电运行时，在 Vcc≥ 之前， RST 必须保持低电平。 只有在SCLK 为低电平时，才能将 RST 置为高电平。 I/O 为串行数据输入输出端 (双向 )， SCLK始终是输入端。 长春理工大学毕业设计 14 VCC21XTAL12XTAL23GND4VCC18SCLK7I/O6RST5 图 1 DS1302 引脚图 的控制字节 DS1302 的控制字如图 2 所示。 控制字节的最高有效位 (位 7)必须是逻辑 1，如果它为 0，则不能把数据写入 DS1302 中，位 6 如果为 0，则表示存取日历时钟数据，为 1 表示存取 RAM 数据。 位 5 至位 1 指示操作单元的地址。 最低有效位 (位 0)如为 0表示要进行写操作，为 1 表示进行读操作，控制字节总是从最低位开始输出 A 4A 3A 21 A 1 A 0R A MC K KR A M 图 2 DS1302 的控制字 在控制指令字输入后的下一个 SCLK 时钟的上升沿时，数据被写入 DS1302，数据输入从低位即位 0 开始。 同样，在紧跟 8 位的控制指令字后的下一个 SCLK 脉冲的下降沿读出 DS1302 的数据，读出数据时从低 位 0 位到高位 7。 时序图如下： DS1302 的寄存器 DS1302 有 12 个寄存器，其中有 7 个寄存器与日历、时钟相关，存放的数据位为 BCD 码形式 ,其日历、时间寄存器及其控制字见表 1 表一 DS1302 的时钟，日历寄存器及控制字 寄存器名 命令字 取值范围 各位内容 写操作 读操作 7 6 5 4 3 2 1 0 秒寄存器 80H 81H 0059 CH 10SEC SEC 分钟寄存器 82H 83H 0059 0 10MIN MIN 小时寄存器 84H 85H 0012 或 0023 12/24 1 10/AP HR HR 日期寄存器 86H 87H 0128， 0 10DATE DATE 长春理工大学毕业设计 15 月份寄存器 88H 89H 0112 0 0 10M MONTH 周月寄存器 8AH 8BH 0107 0 0 0 0 DAY 年份寄存器 8CH 8DH 0099 10 YEAR YEAR 表中 12或 24小时的方式选择位，当为 1时，选择 12小时。 有 AP那位是上午和下午的选择位，当为 1是表示为下午。 CH是暂停位，当 CH=1时，时钟振荡停止，器件被置入低功率备份方式，其电源电流小于 100NA，当 CH=0时，时钟启动 此外， DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与 RAM 相关的寄存器等。 时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302 与 RAM 相关的寄存器分为两类：一类是单个 RAM 单元，共 31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0H～ FDH，其中奇数为读操作，偶数为写操作；另一类为突发方式下的 RAM 寄存器，此方式下可一次 性读写所有的 RAM 的 31 个字节，命令控制字为 FEH(写 )、 FFH(读 ) 数据输入输出 在控制指令字输入后的下一个 SCLK时钟的上升沿时数据被写入 DS1302，数据输入从低位即位 0开始。 同样，在紧跟 8位的控制指令字后的下一个 SCLK脉冲的下降沿读出 DS1302的数据，读出数据时从低位 0位至高位 7，数据读写时序见图３。 如果命令字节中的寻址位 A0——A4均为 1，可以把时钟 /日历或 RAM存储器规定为多字节方式。 当命令字节为 FFH或 FEH，可以对片内 31字节 RAM进行读 /写操作；当命令字节为 BFH或 BEH时，可对 8个时钟 /日历寄存器进行读 /写操作，在时钟 /日历寄存器中的地址 931或 RAM存储器中的地址 31均不能使用。 在多字节方式中读或写都是从地址 0的第 0位开始。 当以多字节方式写时钟 /日历寄存器时，必须按传送是次序写满 8个寄存器；但是，当以多字节方式写 RAM时，根据发送的要求，数据不必写入所有 31字节。 不管是否写入全部 31字节，所写的字节都将传入送至 RAM。 另外，应注意在写操作时， CLK的每一个时钟上升沿，一。 I/O引线将为高阻态，数据必须在 CLK上升沿前读取。 液晶显示电路设计 本设 计中的液晶选用 LCD1602. 液晶显示模块可以分为字段，字符点阵，图形点阵 3 种。 一般只有后者可以显示汉字和图形。 LCD 1602 是常见的 16 2 行， 6 8 字符点阵液晶模块，广泛应用于智能仪表、通信、办公自动化设备中，其字符发生器 ROM 中自带数字和英文字母及一些特殊符号的字符库，没有汉字。 LCD1602 的引脚图如下， VSS1VDD2VL3RS4R/W5E6D07D18D29D310D411D512D613D714BLA15BLK16 引脚功能如下 ： BLA ：背光源正极，接 +5V ； BLK ：背光源负极，接地； VO ：液晶显示偏压信号，通过电位器 W1 调节， 1602 偏压接近 0V ； RS ：接 ，决定传输类型是数据或命令， 1 表示数据， 0 表示命令； R ／ W ：接 ，读／写控制， 1 一表示读， O 一表示写； E ：接 ，使能端，高电平有效； DB0 ～ DB7： 数据端口 ,连接 PA 1602 无法显示汉字，农历的日。