基于led点阵显示屏的广告墙设计毕业设计(编辑修改稿)

基于led点阵显示屏的广告墙设计毕业设计(编辑修改稿)内容摘要：

跳过一个 ALE 脉冲。 （ 2） PROG 功能：片内 EPROM 的芯片，在 EPROM 编程期间，此引脚输入编程脉冲。 2． PSEN —— 外 ROM 读选通信号。 图 33 AT89C51 引脚图 8 89C51 读外 ROM 时，每个机器周期内 PSEN 两次有效输出。 PSEN 可作为外 ROM芯片输出允许 OE 的选通信号。 在读内 ROM 或读外 RAM 时， PSEN 无效。 3． RST/VPD—— 复位 /备用电源。 （ 1）正常工作时， RST 端为复位信号输入端，只要在该引脚上连续保持两个机器周期以上高电平， AT89C51 芯片即实现复位操作，复位后一切从头开始， CPU 从0000H 开始执行指令。 （ 2） VPD 功能：在 VCC 掉电情况下，该引脚可接上备用电源，由 VPD 向片内 RAM供电，以保持片内 RAM 中的数据不丢失。 4． EA /VPP—— 内外 ROM 选择 /片内 EPROM 编程电源。 （ 1） EA功能：正常工作时， EA为内外 ROM 选择端。 AT89C51 单片机 ROM 寻址范围为 64KB，其中 4KB 在片内， 60KB 在片外。 当 EA保持高电平时，先访问内ROM， 但当 PC 值超过 4KB 时，将自动转向执行外 ROM 中的程序。 当 EA保持低电平时，则只访问外 ROM，不管芯片内有否内 ROM。 （ 2） VPP功能：片内有 EPROM 的芯片，在 EPROM 编程期间，此引脚用于施加编程电源。 四． I/O 引脚 AT89C51 有 P0、 P P P3 4 个 8 位并行 I/O 端口，共 32 个引脚。 P0 口是一组 8 位漏级开路型双向 I/O 口，也即地址 /数据总线复用口。 作为输出口用时，每位能以吸收电流的方式驱动 8 个 TTL 逻辑门电路，对端口写 1 时，又可作高阻抗输入端用。 在访问外部程序和数据存储器时，它是分时多路转换的地址（低8 位） /数据总线，在访问期间激活了内部的上拉电阻。 在 Flash 编程时， P0 端口接收指令字节；而在验证程序时，则输出指令字节。 验证时，要求外接上拉电阻。 P1 口是带内部上拉电阻的双向 I/O口，向 P1口写入 1时 P1口被内部上拉为高电平，可用作输入口。 当作为输入脚时被外部信号拉低的 P1口会因为内部上拉而输出一个电流。 Flash编程和程序校验期间， P1接收低 8位地址。 P2 口是带内部上拉电阻的双向 I/O口，向 P2口写入 1时 P2口被内部上拉为高电平可用作输入口，当作为输入脚时被外部拉低的 P2口会因为内部上拉而输出电流。 在访问外部程序存储器或 16位地址的外部数据存储器 (例如执行 MOVX @DPTR指令 )时， P2口送出高 8位地址数据，当使用 8位寻址方式 (MOVX@RI)访问外部数据存储器时 ， P2口发送 P2特殊功能寄存器的内容，在整个访问期间不改变。 Flash编程和程序校验时， P2也接收高位地址和一些控制信号。 P3 口是带内部上拉电阻的双向 I/O口，向 P3口写入 1时 P3口被内部上拉为高电平可用作输入口，当作为输入脚时被外部拉低的 P3口会因为内部上拉而输出电流。 P3口除了作为一般的 I/O口线外，更重要的是它的第二功能，如表 3． 1所示： 9 GNDC43 3p FC53 3p FV C CY11 2M H zR28 .2 k ΩGND V C CP 1. 01P 1. 12P 1. 23P 1. 34P 1. 45P 1. 56P 1. 67P 1. 78R S T / V P D9P 3. 0 / R x D10P 3. 1 / T xD11P 3. 2 / I N T 012P 3. 3 / I N T 113P 3. 4 / T 014P 3. 5 / T 115P 3. 6 / W R16P 3. 7 / R D17X T A L 218X T A L 119GND20P 2. 021P 2. 122P 2. 223P 2. 324P 2. 425P 2. 526P 2. 627P 2. 728P S E N29A L E / P R O G30E A / V p p31P 0. 732P 0. 633P 0. 534P 0. 435P 0. 336P 0. 237P 0. 138P 0. 039V C C40U1A T 89 C 5 1+C61 0uABCDG1GNDT X D － S C KR X D － SIS C L RRCK 3． 2． 3 单片机系统外围电路 单片机系统外围电路形式如图 34 所示。 单片机振荡器反相放大器的输 入端（ XTAL1）和输出端（ XTAL2）之间接上 12MHz 或更高频率的晶振，以获得较高的刷新频率，使显示更稳定。 电容 C C5 是晶振的负载电容，主要起频率微调和稳定的作用。 单片机的串行口工作在方式 0 下，作为同步移位寄存器使用，端口 RXD（ ）作为数据移位的输入 /输出端，而由 TXD（ ）端输出移位时钟脉冲。 移位数据的发送和接收均以 8 位为一帧，不设起始位和停止位，无论输入 /输出，均低位在前高位在后。 89C51 的通用 I/O 口 P1 作为显示数据和二进制行号的公用输出口。 两种数据的输出在时间上是错开的。 P1 口的低 4 位与行驱动器相连，送出二进制的行选信号； ～ 口则用来发送控制信号。 P0 和 P2 口空着，在有必要的时候可以扩展系统的 ROM 和 RAM。 端口引脚 第二功能 —— RXD 串行口输入端 —— TXD 串行口输出端 —— 0INT 外部中断 0请求输入端 —— 1INT 外部中断 1请求输入端 —— T0 定时 /计数器 0外部信号输入端 —— T1 定时 /计数器 1外部信号输入端 —— WR 外 RAM写选通信号输出端 —— RD 外 RAM读选通信号输出端 表 3． 1 P3 各端口第二功能 10 3． 3 列驱动电路 列驱动电路由集成电路 74HC595 构成，它具有一个 8 位 串行输入 /输出或者并行输出 的移位寄存器和一个 8 位输出锁存器的结构，而且移位寄存器和输出锁存器的控制是各自独立的，可以实现在显示本行各列数据的同时，传送下一行的列数据，即达到重叠处理的目的。 74HC595 的管脚及内部结构形式如图 35 所示。 它的输入侧有 8 个串行移位寄存器，每个移位寄存器的输出都连接一个输出锁存器。 引脚 SER 是串行数据的输入端。 引脚 SRCLK 输入移位寄存器的移位时钟脉冲，在其上升沿发生移位，并将 SER的下一个数据打入最低位。 移位后的各位信号出现在各移位寄存器的输出端，也就是输出锁存器的输入端。 RCLK 是输出锁存器的打入信号，其上升沿将移位寄存器的输出打入到输出锁存器。 引脚 OE 是输出三态门的开放信号，只有当其为低时锁存器的输出才开放，否则为高阻态。 SRCLR 信号是移位寄存器的清零输入端，当其为低时移位寄存器的输出全部为 0，由于 SRCLK 和 RCLK 错误 !未指定书签。 两个信号是互相独立的，所以能够做到输入串行移位与输出锁存互不干扰。 芯片的输出端为 QA～ QH，最高位 QH可作为多片 74HC595 级连应用时，向上一级的级连输出。 但因 QH受输出锁存器打入控制，所以还从输出锁存器前引出了 QH′，作为与移位寄存器完全同步的级连输出。 移位寄存和输出锁存的时序波形如图 36 所示： 图 35 74HC595 的管脚及内部结构逻辑图 图 34 单片机系统外围电路图 11 由 74HC595 组 成的列驱动器示于图 37 中。 该图由两片 74HC595 组成 16 列的驱动，由 16 个行驱动器驱动 16 行。 第一片列驱动器的 SER 端连接单片机输出的串行列显示数据，其 QH′端连接第二片的 SER 端，采用这样的方法组成两片的级连。 两片相应的 SRCLK、 SRCLR 、 RCLK 端分别并联，作为统一的串行数据移位信号、串行数据清除信号和输出锁存器打入信号。 这样的结构，使得各片串行移位能把 16列的显示数据依次输入到相应的移位寄存器输出端。 移位过程结束之后，控制器输出 RCLK 打入信号， 16 列显示 数据一起打入相应的输出锁存器。 然后选通相应的行，该行的各列就按照显示数据的要求进行显示。 图 37 显示驱动电路 图 36 移位寄存和输出锁存的时序波形图 12 3． 4 行驱动电路 3． 4． 1 行驱动芯片 74HC154 介绍 译码器是一个多输入、多输出的组合逻辑电路。 其功能是将给定的输入码组进行 “翻译”， 变换成对应的输入信号，对每一种可能的输入组合， 使输出通道中相应的一路有信号输出 ,一个且仅一个输出信号为有效电位。 74HC154 为 变量译码器，也称二进制译码器，它是一种 四线 — 十六线译码器 , 译码的输入端有 4 个，输出端有24=16 个， 并有两个选通端（使能端），它的管脚形式如图 38 所示，当选通端 E E 2 均为低电平时，译码器处于工作状态，可将地址输入端（ A0～ A3）的二进制编码在一个对应的输出端以低电平译出。 否则，译码器被禁止，所有的输出端被封锁在高电平。 0Y ～ 15Y 为译码输出端， 输出是低电平有效，即在 选通 时，每输入一个二进制代码将使对应的一个输出端为低电平，而其它输出 端均为高电平的无效信号，也可以说对应的输出端被 “译中 ”。 74HC154 译码器的真值表如表 3． 2 所示： 图 38 74HC154 管脚图 13 从真值表可知，每组 4 个变量输入，在 16 个输出中只有一个引脚为 “0”（且正好与输入代码是一一对应），其余 15 个全为 “1”，这种译码输出称为低电平有效； 四线 — 十六线译码器 逻辑形式为： 01230 AAAAY  ， 01231 AAAAY  ， 01232 AAAAY  ， 01233 AAAAY  ， 01234 AAAAY  ，01235 AAAAY  ， 01236 AAAAY  ， 01237 AAAAY  ， 01238 AAAAY  ， 01239 AAAAY  ，012310 AAAAY  ， 012311 AAAAY  ， 012312 AAAAY  ， 012313 AAAAY  ， 012314 AAAAY  ，012315 AAAAY 。 表 3． 2 74HC154 译码器的真值表 14 R10R16R8R15R13R6R17R18R9R12R5 R7R3200ΩR4R14R11Q8Q10Q9Q6Q14Q5Q11Q12Q7Q130 OUT11 OUT22 OUT33 OUT44 OUT55 OUT66 OUT77 OUT88 OUT99 OUT1010 OUT1111 OUT1312 OUT1413 OUT1514 OUT1615 OUT17G118G219D20C21B22A23U2 74HC154Q4Q3Q2Q18550Q15Q16VCCP1.0P1.1P1.2P1.3P1.7200Ω16个855016个GNDLED0LED1LED2LED3LED4LE。