基于eda的智力抢答器的课程设计说明书(编辑修改稿)

基于eda的智力抢答器的课程设计说明书(编辑修改稿)内容摘要：

module sell(in1,in2,in3,in4,in5,in6,in7,in8,clk,ms1,ms2,ms3,ms4,ms5,ms6,ms7,ms8,a,b,c,d,e,f,g)。 input clk。 input [3:0] in1,in2,in3,in4,in5,in6,in7,in8。 output ms1,ms2,ms3,ms4,ms5,ms6,ms7,ms8,a,b,c,d,e,f,g。 reg ms1,ms2,ms3,ms4,ms5,ms6,ms7,ms8,a,b,c,d,e,f,g。 reg [3:0] temp,flag。 always@(posedge clk)begin{ms1,ms2,ms3,ms4,ms5,ms6,ms7,ms8}=839。 b00000000。 flag=flag+1。 case(flag)0:begin temp=in1。 ms1=1。 end1:begin temp=in2。 ms2=1。 end2:begin temp=in3。 ms3=1。 end3:begin temp=in4。 ms4=1。 end4:begin temp=in5。 ms5=1。 end5:begin temp=in6。 ms6=1。 end6:begin temp=in7。 ms7=1。 end7:begin temp=in8。 ms8=1。 endendcasecase(temp)439。 d0:{a,b,c,d,e,f,g}=739。 b1111110。 439。 d1:{a,b,c,d,e,f,g}=739。 b0110000。 439。 d2:{a,b,c,d,e,f,g}=739。 b1101101。 439。 d3:{a,b,c,d,e,f,g}=739。 b1111001。 439。 d4:{a,b,c,d,e,f,g}=739。 b0110011。 439。 d5:{a,b,c,d,e,f,g}=739。 b1011011。 439。 d6:{a,b,c,d,e,f,g}=739。 b1011111。 439。 d7:{a,b,c,d,e,f,g}=739。 b1110000。 439。 d8:{a,b,c,d,e,f,g}=739。 b1111111。 439。 d9:{a,b,c,d,e,f,g}=739。 b1111011。 default:{a,b,c,d,e,f,g}=739。 b1111110。 endcaseendendmodule在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。 抢答鉴别计时在这个模块中主要实现抢答过程中的计时功能，在有抢答开始后进行30秒的倒计时，并且在30秒倒计时后无人抢答显示超时并报警。 其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta。 报警在这个模块中主要实现抢答过程中的报警功能，当主持人按下控制键，有限时间内如果人抢答或是计数到时蜂鸣器开始报警，有效电平输入信号i；状态输出信号q；计数脉冲clk。 译码在这个模块中主要实现抢答过程中将BCD码转换成7段的功能。 结论与致谢这次EDA课程设计让我加深理解了VHDL程序设计的步骤和原理。 我们的题目是四路抢答器设计，刚开始一头雾水，通过查资料和借鉴前辈的作品，我一步一步从迷茫到困惑再到柳暗花明，我发现做学问要知其然知其所以然，静下心来，仔细研究，才能有所发现。 总的来说，这次设计的抢答器还是比较成功的，在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于迎刃而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力。 参考文献[1] 黄仁欣．EDA技术实用教程．北京：清华大学出版社，2006[2] 潘松，黄继业．EDA技术与VHDL．北京：清华大学出版社，2009[3] 江国强编著．EDA技术与应用（第三版）．.北京：电子工业出版社，2010[4] 夏宇闻编著．Verilog HDL数字系统设计教程．.北京：北京航空航天大学出版社，2008[5] 周祖成，程晓军，马卓钊编著．数字电路与系统教学实验教程．北京：科学出版社，2010[6] 周润景，苏良碧．基于Quartus II 的数字系统Verilog HDL设计实例详解．北京：电子工业出版社，2010[7] (美国)Sanir Palnitkar 译者：夏宇闻 胡燕祥 刁岚松．Verilog HDL数字设计与综合（第2版）．北京：电子工业出版社，2009[8] 云创工作室．Verilog HDL程序设计与实践．北京：人民邮电出版社，2009[9] 刘福奇，刘波．Verilog HDL应用程序设计实例精讲．北京：电子工业出版社，2009[10] 张延伟，杨金岩，葛爱学．verilog hdl程序设计实例详解．北京：人民邮电出版社，2008附 录附录一：系统设计程序//========智力抢答器======。