基于dsp语音信号编解码器设计_毕业设计论文(编辑修改稿)

基于dsp语音信号编解码器设计_毕业设计论文(编辑修改稿)内容摘要：

：片内数据空间映射了 3个外设帧 PF0、 PF1及 PF2，专门 作为外设寄存器的映射空间 ， 即除了 CPU寄存器之外 的所有 寄存器均映射 到此空间，相应的映射到 PF0、 PF1或 PF2空间。 PF0空间大小 为 2K16位， 地址范围为0x000800h~0x000FFF，直接映射至 CPU的 存储器总线，可提供 16/32位的访问 操作； PF1空间大小 为 4K16位， 地址范围为 0x006000~0x006FFF，直接映射至 32位外设总线； PF2空间大小 为 4K16位，地址 范围为 0x007000~0x007FFF，直接映射至 16位外设总线。 PF0、 PF1及 PF2各寄存器的映射分布情况 分别 见表 2表25和表 26。 表 24 PF0 各寄存器的映射分布情况 名称 地址范围 大小（ 16） 访问类型 器件 仿 真寄存器 0x000880~0x0009FF 384 EALLOW 保护 保留 0x000A00~0x000B00 128 Flash 寄存器 0x000A80~0x000ADF 96 EALLOW 保护 、 CSM 保护 代码安全模块 0x000AE0~0x000AEF 16 EALLOW 保护 保留 0x000AF0~0x000B1F 48 第二章 11 XINTF 寄存器 0x000B20~0x000B3F 32 非 EALLOW 保护 保留 0x000B40~0x000BFF 192 CPU 定时器寄存器 0x000C00~0x000C3F 64 非 EALLOW 保护 保留 0x000C40~0x000CDF 160 PIE 寄存器 0x000CE0~0x000CFF 32 非 EALLOW 保护 PIE 向量 表 0x000D00~0x000DFF 256 EALLOW 保护 保留 0x000E00~0x000FFF 512 表 25 PF1 各寄存器的映射分布情况 名称 地址范围 大小（ 16） 访问类型 eCAN 寄存器 0x006000~0x0060FF 256（ 12832） 部分 eCAN 控制寄存器为EALLOW 保护 eCAN 邮箱寄存器 0x006100~0x0061FF 256（ 12832） 非 EALLOW 保护 保留 0x006200~0x006FFF 3584 表 26 PF2 各寄存器的映射分布情况 名称 地址范围 大小（ 16） 访问类型 保留 0x007000~0x00700F 16 系 统控制寄存器 0x007010~0x00702F 32 EALLOW 保护 保留 0x007030~0x00703F 16 SPIA 寄存器 0x007040~0x00704F 16 非 EALLOW 保护 SCIA 寄存器 0x007050~0x00705F 16 非 EALLOW 保护 保留 0x007060~0x00706F 16 外部中断寄存器 0x007070~0x00707F 16 非 EALLOW 保护 保留 0x007080~0x0070BF 64 GPIO 多路选择寄存器 0x0070C0~0x0070DF 32 EALLOW 保护 GPIO 数据寄存器 0x0070E0~0x0070FF 32 非 EALLOW 保护 ADC 寄存器 0x007100~0x00711F 32 非 EALLOW 保护 保留 0x007120~0x0073FF 736 EVA 寄存器 0x007400~0x00743F 64 非 EALLOW 保护 保留 0x007440~0x0074FF 192 EVB 寄存器 0x007500~0x00753F 64 非 EALLOW 保护 保留 0x007540~0x00774F 528 SCIB 寄存器 0x007750~0x00775F 16 非 EALLOW 保护 第二章 12 保留 0x007760~0x0077FF 160 McBSP 寄存器 0x007800~0x00783F 64 非 EALLOW 保护 保留 0x007840~0x007FFF 1984 TMS320F2812 的中断系统原理 中断是由软件或硬件驱动的信号，该信号可以使 C28x 暂停目前执行的主程序，转而去执行一个中断服务子程序。 中断申请通常由外围设备和硬件产生，以向 C28x 传送数据或从 C28x 接收数据，如 A/D 和 D/A 转换器或其它处理器。 中断也可用作标识特殊事件已经发生的信号，如一个定时器已停止计数。 F2812 的中断可由硬件 (中断引脚、外部设备、片内外设 )或软件 (INTR、 IFR指令或 TRAP 指令 )触发。 由于 F2812 的中断源多、中断机制复杂 ,在实际的应用过程中如果中断处理不好 ,中断程序的运行会产生混乱 ,而使得系统崩溃。 本文结合应用实践 ,详细分析了 F2812 的中断系统和中断处理过程 . 图 24 C28x 的中断源和复用情况 图 24 列出了 C28x 的中断源和复用情况，其中 RESET 和 NMI 是 非屏蔽中断； XINT1 和 XINT2 为外部中断；定时器 1 和定时器 2 预留给操作系统使用，第二章 13 其中断分配给 INT13 和 INT14；也可以选择 NMI 中断同定时器 1 复用 INT13，其余 12个可屏蔽中断直接连接在外设中断扩展模块 PIE上，以供外部中断和 DSP的外设使用。 C28x 系列 DSP 集成了丰富的片上外设，每个外设都会产生一个或多个外设级中断，为了支持这些中断， CPU 除了支持 16 个 CPU 级的中断外，还使用中断扩展控制器来对外设中断进行仲裁。 外设中断扩展模块 PIE（ The peripheral interrupt expansion block）使得多个中断源复用几个中断输入信号。 PIE 模块共支持 96 个不同的中断，这些中断分成12 个 组，每组又有 8 个中断，每个组的中断都对应 CPU 内核的 12 条中断线（ INT1~INT12）的一条上。 96 个中断中的每个中断都有自己的中断向量并存放在 RAM 中，构成了整个系统的中断向量表，可以根据需要对中断向量表进行调整。 图 25 外设中断扩展模块 PIE 表 27 PIE 中断和 CPU 中断 的 对应 关系 INTx.7 INT1 WAKEINT TINT0 ADCINT XINT2 XINT1 保留 PDPINTB PDPINT INT2 保留 T1OFINT T1UFINT T1CINT T1PINT CMP3INT CMP2INT CMP1INT 第二章 14 INT3 保留 CAPINT3 CAPINT2 CAPINT1 T2OFINT T2UFINT T2CINT T2PINT INT4 保留 T3PFINT T3UFINT T3CINT T3PINT CMP6INT CMP5INT CMP4INT INT5 保留 CAPINT6 CAPINT5 CAPINT4 T4OFINT T4UFINT T4CINT T4PINT INT6 保留 保留 MXINT MRINT 保留 保留 SPITXINTA SPIRXINTA INT7 保留 保留 保留 保留 保留 保留 保留 保留 INT8 保留 保留 保留 保留 保留 保留 保留 保留 INT9 保留 保留 ECAN1INT ECAN0INT SCITXINTB SCIRXINTB SCITXINTA SCIRXINTA INT10 保留 保留 保留 保留 保留 保留 保留 保留 INT11 保留 保留 保留 保留 保留 保留 保留 保留 INT 12 保留 保留 保留 保留 保留 保留 保留 保留 由上表知道， MCBSP 接口使用 INT6 的 和 中断。 MCBSP 接口介绍 MCBSP 的特性： MCBSP 是建立在 TMS320C2X ,C20X, C5X 以及 C54X 设备上的标准串行口。 MCBSP 有以下特性： （ 1）全双工通信方式。 第二章 15 （ 2）双倍缓冲的传送和三倍缓冲的接收，并适用于连续的数据流。 （ 3）对接收和传 送采用独立的时钟和帧。 （ 4） 128 个通道用于传送和接收。 （ 5）多通道选择模块允许和中止每一个通道的传输。 （ 6）用两个 16 级、 32 位的 FIFO 代替 DMA（直接存储器存取）。 （ 7）支持 ABIS 模式。 （ 8）接口可直接连接于工业标准的多媒体数字信号编解码器、模拟接口芯片以及其他串行连接的 A/D 和 D/A 转换器。 （ 9）可产生外部时钟信号和帧的同步信号。 （ 10）采样率产生器可对内部采样和帧的同步信号控制进行编程。 （ 11）内部时钟和帧的产生可编程。 （ 12） 帧同步和数字钟的极性可编程。 （ 13）支持 SPI 设备。 （ 14）支持部分 TI/EI。 （ 15）多种数据位的大小可选择： 1 1 24 和 32 位。 （ 16）选择首先发送 /接收高八位或者低八位。 第二章 16 图 26 MCBSP 内部功能框图 C28X 的 MCBSP 模块从属于 TI 系列的 MCBSP。 虽然它支持绝大部分MCBSP 的应用，但也有一些实现上的 限制：不支持 CLKS； CLKR/CLKX 引脚作为外部移位时钟。 表 28 MCBSP 信号总结 信号名称 类型 复位状态 说明 外部信号 外部信号名称 CLKX I/O/Z 输出 发送时钟 CLKR I/O/Z 输出 接收时钟 DR I 输出 接收串行数据 DX O/Z 高阻 发送串行数据 FSR I/O/Z 输出 接收帧同步 FSX I/O/Z 输出 发送帧同步 CPU 中断信号 CPU 或 FIFO 接 收中断 MRINT CPU 或 FIFO 发送中断 MXINR FIFO 事件 REVT FIFO 接收同步事件 XVET FIFO 发送同步事件 注： I=输入， O=输出， Z=高阻 MCBSP 包括数据流路径和控制数据，它们通过 7 条线连接到外部设备。 MCBSP 与其接口设备进行数据通信时，通过传输引脚（ DX）来发送，通过接收引脚（ DR）来接收。 时钟形式和帧同步的控制信息通过以下引脚来传递： CLKX（发送时钟）、 CLKR（接收时钟）、 FSX（发送时钟）、 FSR（接收帧同步）。 第二章 17 语音编解 码芯片 TLV320AIC23 TLV320AIC23 芯片简介 TLV320AIC23 是 TI 公司推出的一款高性能立体声音频编解码器，内置耳机输出放大器，支持 mic 和 line in 二选 一 的输入方式。 输入和输出都具有可编程的增益调节功能。 TLV320AIC23 的模／数转换器 (ADC)和数，模转换器 (DAC)集成在芯片内部．采用先进的 Σ△ 过采样技术．可以在 8kHz 至 96kHz 的采样率下提供 16bit、 20bit、 24bit 和 32bit 的采样数据。 ADC 和 DAC 的输出信噪比分别可达 90dB 和 100dB。 同时。 TLV320AIC23 还具有很低的功耗 (回放模式为 23mW。 节电模式为 15μw)。 上述优点使得 TLV320AIC23 成为一款非常理想的音频编解码器，与 TI 的 DSP 系列相配合更是相得益彰。 （ 1） TLV320AIC23 详细指标：高品质的立体声多媒体数字语音编解码器，在 ADC 采用 48KHZ 采样率时噪音 90DB，在 DAC 采用 48KHZ 采样率时噪音100DB， 核心数字电压：兼容 TIF28X DSP 内核电压， 缓冲器和模拟：兼容 TI28X DSP 内核电压，支持 8KHZ96KHZ 的采样频率，软件控制通过 TIMCBSP 接口，音频数据输入输出通过 TIMCBSP 接口。 （ 2） TLV320AIC23 的管脚介绍：芯片 TLV320AIC23 一共有 28 个管脚。 表 29 管脚的名称与功能在下表 ： 引脚 功能 AGND 模拟地 AVDD 模拟电源供应输入。 电压水平是额定 BCLK I2S 串行位时钟。 在音频主模式， AIC23 产生信号并将其发送给DSP 芯片。 在音频从模式，该信号。