基于dsp的智能电力参数测试仪的研究毕业设计论文(编辑修改稿)

基于dsp的智能电力参数测试仪的研究毕业设计论文(编辑修改稿)内容摘要：

量 . 在正弦波情况下，有功功率为 : cos( )P UI  （ ） 其中 ： U、 I电压和电流的有效值， cos( ) 功率因数。 而在存在谐波的非正弦情况 F，有功功率定义为： 01TP uidtT  （ ） 11 经离散化后，以一个周 期内有限个采样电压和电流瞬时值来代替一个周期内连续变化的电压和电流函数值，则单相有功功率离散化后得： 101 ( ) ( )NnP u n i nN  （ ） 其中： P有功功率 N个周期内采样点数 )(nu 、 )(ni 电压、电流瞬时采样值 三相总的有功功率为各单相有功功率之和 : 1 1 10 0 01 ( ( ) ( ) ( ) ( ) ( ) ( ) )N N Na a b b c cn n nP u n i n u n i n u n i nN         （ ） 单相视在功率的测量： IUS  （ ） 其中： U、 I电压、电流有效值 视在功率为各单相视在功率之和： A A B B C CS U I U I U I   () 无功功率 为 ： 22 PSQ  （ ） 根据已经所得的有功功率和视在功率，可得功率因数： cos( ) PS  （ ） 本章小结 本章主要 从理论上分析了本装置所需测量的电压／电流有效值、功率 等的测量原理，并给出了具体计算公式。 第 3 章系统硬件设计 系统总体方案设计 电力参数综合测试仪的总体结构 如 图 ： 12 T M S 3 2 0 V C 5 5 0 2处 理 器显 示 和 键 盘 电路存 储 电 路信 号 采 集 和 转换 电 路通 信 电 路 图 总体结构图 整个系统分为两大部分：数据采集处理系统和数据显示与存储系统。 其中，数据采集处理系统主要负责从电网中采集各种数据，完成各种数据处理工作。 数据显示与存储系统主要完成测量数据的显示、存储工作。 两部分之间通过串口进行数据传输 数据采集处理系统是整个测试装置设计中 最为重要的一部分，仪器的绝大部分测试功能都依靠这一部分来实现。 数据采集处理系统的硬件平台由一片 DSP(TMS320VC5502)，结合众多的外围接口芯片组成的 ，它主要有以下几个模块组成： 处理器模块：由 DSP芯片 TMS320VC5502及相应的外围电路组成，主要用来控制数据采集和处理系统，完成数据处理工作。 信号调理模块：由电压电流互感器、滤波电路、换档电路等组成，主要完成信号的变换和调理。 模数转换模块：由 A/D转换芯片 ADS8364组成，该模块主要用于实时采集电网参数。 存储器模块：由 SDRAM芯片 HY57v6432200CT和 FLASH芯片 39VF400A组成。 该模块主要用于扩展外部存储器，存放程序代码和数据。 RS232通讯模块：由电平转换芯片以及相应的外围电路组成。 该模块主要用于数据采集处理系统和数据显示系统的通讯。 键盘和显示电路 :是人工干预系统的主要手段，与显示器同属人机通信部分。 13 信号采集部分设计 电压和电流的检测与调理电路 电压和电流的检测与调理电路的主要功能是把互感器输出的 mA 级弱电流信号转化成适合 DSP 采样的电压信号。 互感器构成了信号检测部分，电压单元为电压互感器 PT，电流单元为电流互感器 CT，具体电路如图 和图 所示。 下面说明电流采样电路，电压采样电路和电流采样电路类似，在这里就不多做说明了。 由电流互感器副边输出的是交流信号，存在正负特性。 此电流信号经过电阻采样后转化为 ～ + 之间的电压信号，由于所用 的 A／ D 转换器是 单极性的，而电流检测 信号是双极性的，故交流模拟量信号在经过电流、 电压转换后，还要进行电平转换， A／ D 转换器的参考电压为 +，因此偏移电压取 ，使得偏移后的信号范围在 0 至 + 之间。 再把信号送入到 A／ D转换口。 R 1R 2R 3R 4R 5R 6R 7R 8R P 1++L M 3 2 4+ 5 V 5 VL M 3 2 4+ 5 V 5 V 1 . 6 5 V 图 电流采样电路 R 3 0R 3 1R 3 2R 3 3R 3 4R 3 5R 3 6++L M 3 2 4+ 5 V 5 VL M 3 2 4+ 5 V 5 V 1 . 6 5 VP T1 : 1R P 4 图 电压 采样电路 14 频率测量电路 由于系统的测量是通过对信号进行周期采样的方法来实现的，因此其准确性不仅来源于采样的准确性还来源于系统频率测量 的准确性，因此加入测频电路是必不可少的。 测频电路设计如图 所示： 选择三相电压电流 6路信号的其中一路作为基准进行跟踪，这里选择 1 路电压信号，该电压信号首先经过前端由 LM324 构成的射极跟随器，射极跟随器起缓冲、隔离、提高带载能力的作用，然后通过由 LM339 构成的过零比较电路将其转换成与电压信号频率相同的方波信号以采集频率信息。 R 6 0R 6 1R 6 3++L M 3 2 4+ 5 V 5 VL M 3 3 9+ 5 V 5 VR 6 2R 6 4R 6 5C A P 4D 1 3 图 频率测量电路 模数转换部分设计 数字测量系统的测量精度与 A／ D转换器的性能参数有很大关系， A／ D转换器是整个数字电路的核心器件，在整个电气测量系统中占有重要地位，因此必须首先合理地选择 A／ D转换器。 众所周知， A／ D转换器的种类繁多，性能各异，主要包括以下几种：双斜积分型、逐次逼近型和闪电式 A／ D转换器。 其中闪电式 A／ D转换器速度最快，价格也最昂贵，但闪电式 AD转换器通常准确度、分辨率不高，不宜用在高准确度采样系统；双斜积分型准确度高、价格低廉，但速度最慢；逐次逼近型居中，速度较快、价格适中、准确度较高，它的优点是能保证高分辨率、 高速转换。 这得益于其结构设计。 根据上述分析，在此选用逐次逼近型 A/D转换 器。 而选择 AD转换器需要先确定 AD转换器位数及信号的采样频率，所以在设计硬件电路之前需要确定这两个参数的理论值。 由于要研制的测试仪器电压电流的测试精度预计达到 ％ RG(量程 )，所以 A／ D转换器位数至少要达到 12位。 同时，本装置在设计中，需要在 5个周波中采样 1024个点，采样频率需要大于 10500Hz。 我们要检测的信号包括三相电压、三相电流共 6路，在监测中，除了要知道每路信号值的大小之外。 还要知道信号彼此之间的相位关系，这就要求采用同步采样技术来获得准确的信息。 同步采样也是信号频谱分析的前提条件。 同 步采样模块一般采用多个采样保持器、多路转换开关和高速分辨率的模拟数字转换嚣来 15 构成，这样构成硬件开销很大，实现复杂，且同步效果不一定理想，如果能找到合适的 A／ D转换芯片，具有 6通道，且 6通道能够同时采样，则可以省去多个采样保持器、多路转换开关，使设计工作大为简化，且使准确度得到保证。 综合以上因素考虑，我们选择了非常适合本系统设计要求的 ADS8364数据采集芯片。 ADS8364为 250kHz、 6通道同步采样的 16位逐次逼近 ADC，是 TI公司专为同步数据采集系统设计的高速、低功耗 A／ D转换芯片。 ADS8364有 6个模拟输入通道，分为 A、 B、 C三组，每组包括 2个通道，分别由HOLDA、 HOLDB和 HOLDC启动 A／ D转换。 当三个保持信号同时被选通时，六通道同步采样。 模拟电源为单 +5V供电，将 ADS8364的 REFin和 REFout引脚接到一起可以输出 +2． 5V的参考电压提供给差分电路。 ADS8364的时钟信号由外部提供，转换时间为 20个时钟周期，最高频率为 5MHz，在 5MHz的时钟频率下 ADS8364转换时间为 ，相应的数据采集时间为 ，每个通道的总的转换时间为 4us， A/D转换完成后产生转换结束 信号 EOC。 数字电源供电电压为 3V～ 5V，既可以与 供电的微控制器接口，也可以与 5V供电的微控制器接口。 A／ D转换结果为 16位，数据输出方式很灵活，分别由 BYTE、 ADD与地址线 A2A1A0的组合控制。 A／ D转换结果的读取方式有三种：直接读取、循环读取和 FIFO方式。 根据 BYTE为 0或者为 1可确定每次读取时得到的数据位数，根据 ADD为 O或者为 1可确定第一次读取的是通道地址信息还是通道 A／ D转换结果。 在本系统中，模拟信号采用差分输入方式，要满足双极性输入就需要进行电平转换， 由于采样时已经进行了电平转换。 所以可以直接输入到 AD转换器转换。 由于 ADS8364与 TMS320VC5502都是 ， TI公司提供的高速芯片，两者在速度上能够完全匹配，实现芯片间的无缝连接。 ADS8364的 BYTE和 ADD引脚都接地，因此选择 16位数据输出方式，并且对每个通道转换结果的读取通过地址线 A A A0来选择。 ADS8364的 REFIN和 REFOUT引脚接到一起输出 +2． 5V的参考电压。 ADS8364采用 +5V模拟电源 (AVDD)和数字电源 (DVDD)。 为了实现 ADS8364六个通道的同步采样， ADS8364的 A、 B、 C三 组启动控制信号 HOLDA、 HOLDB和 HOLDC接在一起，由 TMS320VC5502的定时器 O的输出信号统一控制，只要定时时间到就可以同时启动 ADS8364的六个通道，从而实现六通道的同步采样。 转换结束信号 EOC通过 FPGA引入 TMS320VC5502的中断引脚 INT0上，每一次转换完后就引发 TMS320VC5502中断， VC5502在中断服务程序中读取 16位转换结果。 处理器部分设计 由于本装置在测量中，大量使用乘法累加运算，如有效值运算、功率计算、FFT变换等，选用一般的 51系列单片机是 无法胜任的，又因为本系统中没有复杂的控制功能，因而选用了适合于高速数据运算的 TI公司的 55xx系列 DSP中的TMS320VC5502作为主处理器。 TMS320VC55X是 TI公司推出的新一代定点 DSP芯片， TMS320VC5502就是基于这一代 CPU处理核的定点 DSP芯片。 它通过提高并行性及降低片内资源的功耗达到高性能低功耗的目的。 CPU的内部总线结构由一条程序总线，三条数据读总线，两条数据写总线及用于外设和 DMA控制器的总线构成。 这些总线使得 C55x能在一个时钟内完成三次数据读操作和两次数据写操作。 16 的主要外设 TMS320VC5502内部集成了许多外围设备，以便于控制与片外的存储器、 协 处理器、主机及串行设备的通信。 其主要外设包括 ： (1)外部存储器接口 (EMIF) (2)通用异步接受／发送器 (UART) (3) 2I C控制接口 (4)主机接 口 (HPI) (5)直接存储器访问 (DMA)控制器 (6)三 个全双工的多通道缓冲串口 (MCBSP) (7)四个定时器 (8)片内可编程锁相环（ PLL）时钟发生电路 (9)多个通用 FO引脚和一个输出引 脚 XF 其中 EMIF支持对异步存储器，如 EZPROM， SRAM，及高速同步存储器 SDRAM的无缝连接。 MCBSP支持对一系列工业标准的串行设备的无缝连接。 DMA控制器独立于CPU工作，为数据移动提供六个独立的通道。 HPI是一个 8／ 16位的并行接口，可访问 C5502内部存储器的 32K字， HPI支持对一系列主处理器的无缝连接。 TMS320VC5502 的主要特性 TMS320VC5502芯片的主要特性如下． (1)200／ 300M HZ的时钟周期，每个周期可以执行一条或两条指令。 (2)两个 MAC单 元，一个时钟周期可执行两次乘累加运算。 (3)一个 40bit的 ALU，执行高精度的算术逻辑运算。 (4)一个 16bit的 ALU，与 40比特的 ALU并行运算。 (5)一个 40bit的桶状移位器，可以将结果左移 31bit或右移 32bit。 (6)四个 40bit的累加器，保留计算的结果。 (7)16K字节的指令缓冲区。 (8)32Kxl6bit的片内 RAM，分为 8块 4K 16bit的双访问 RAM (9)16Kxl6bit的片内 ROM，支持多种自举装载模式。 (10)8M 16bit的最。