基于dsp的数字音频回放系统研究毕业设计(编辑修改稿)

基于dsp的数字音频回放系统研究毕业设计(编辑修改稿)内容摘要：

09A 框图 此次设计采用 TMS320VC5509ADSP 芯片，他是美国 TI 公司推出的一款高性能定点数字信号处理器（ DSP）并被推荐使用在现行的电子设计中。 它具有下列特征： ∕数据存储器映射，映射包括可由 24 位地址访问的 16M 字节的程序空间和可由 23 位地址访问的 8M 字的数据空间。 字的用于和外围设备通信的 I∕ O 空间。 16 位和 32 位出栈、压栈操作的软件堆栈。 用户可以用它来做数据存储和取回。 CPU 用 这些堆栈来进行自动的现场保护（响应调用或中断）和恢复（返回调用或被中断的代码序列）。 1 条 32 位的数据总线和 1 条 24 位的地址总线支持取指。 3 条 16 位的数据总线和 3 条 24 位的地址总线用于向 CPU 传输数据，2 条 16 位的数据总线和 2 条 24 位的地址总线用于从 CPU 传输数据。 个指令缓冲器和 1 个独立的取出机制。 因此，取指独立于其他的 CPU 操作。 ： 1 个 40 位的算术逻辑单元（ ALU）、 1 个 16 位的 ALU、 1 个40 位的移位器、 2 个乘法累加器（ MAC）。 在一 个周期内，每个 MAC 可执行一次 17 位乘 17 位的乘法运算（分数或是整数）和一次带有可选的 32∕ 40 位饱和度的 40 位加法或减法运算。 流水线保护机制在必要的时候插入等待周期以防止读写操作脱离预期顺序。 、循环寻址和位反转寻址。 （或屏蔽）某些可屏蔽的中断。 兼容模式支持原来为 TMS320C54 DSP 编写的代码。 CPU C55xCPU 含有 12 组内部独立总线和 5 个功能单元： 1 组 24 位的 程序地址总线（ PAB）； 1 组 32 位的程序 数据总线（ PB）； 3 组 24 位数据读地址总线（ BAB、 CAB、 DAB）； 3 组 16 位数据读总线（ BB、 CB、 DB）； 2 组 24 位数据写地址总线（ EAB、 FAB）； 2 组 16 位数据写总线（ EB、 FB）； 指令缓冲单元（ I 单元）； 程序流单元（ P 单元）； 地址 数据流单元（ A 单元）； 安徽理工大学毕业设计（论 文） 8 数据运算单元（ D 单元）； 储存器接口单元（ M 单元） ； B B , D B , C B 数 据 “ 读 ” 数 据 总 线 1 6 位B A B 、 C A B 、 D A B 数 据 “ 读 ” 地 址 总 线 2 4 位P B 程 序 “ 读 ” 数 据 总 线 3 2 位P A B 程 序 “ 读 ” 地 址 总 线 2 4 位存 储 器 缓 冲 单 元M 单 元缓 冲 指 令单 元 I 单 元程 序 控 制单 元 P 单 元缓 冲 指 令单 元 I 单 元缓 冲 指 令单 元 I 单 元E B 、 F B 数 据 “ 写 ” 数 据 总 线 1 6 位E A B 、 F A B 数 据 “ 写 ” 地 址 总 线 2 4 位 图 22 C55x 的 CPU 结构 如上图 22 所示。 相应的属于 C55x 的 TMS320VC5509A 的 CPU 内部总线由一条读指令地址总线（ 24 位），一条读指令数据总线（ 32 位），三条读数据地址总线（ 24 位），三条读数据数据总线（ 16 位），两条写数据地址总线（ 24 位）组成，两条写数据数据总线（ 16 位）。 这些总线在一个时钟周期内能完成三次读数据操作和两次写数据操作。 CPU提供两个 MAC 支持乘加运算单元，每个 MAC 可以完成一次 17 位 17 位的乘法运算和一次 40 位的加法运算，结果送入累加器。 采用两段分离的流水线，第一段为指令流水线，第二段为执行流水线。 在指令流水线阶段， CPU 从程序空间 取得 32 位的程序代安徽理工大学毕业设计（论 文） 9 码，并将这些代码装入指令缓冲队列，对指令缓冲队列里的指令进行预解码。 在执行流水线阶段， CPU 对读回的指令进行解码，读写数据并运算。 储存空间 C55x 采用统一的储存空间和 I/O 空间。 C55x 的片内储存空间共有 352KB（ 176K字），外部储存空间共有 16MB（ 8M 字）。 支持的储存器类型有异步 SRAM、异步 EPROM、同步 DRAM、同步突发 SRAM。 TMS320VC5509A 提供了统一编址的数据 /程序地址空间。 内部存储空间为 320K 字节（ 128K 字） RAM 和 32K 字 ROM）。 其中 DARAM 为 64K，由 8 个 8K 字节的块组成，每一个 DARAM 块在一个周期内能访问两次。 SARAM 为 192K，由 24 个 8K 字节的块组成，每一个 SDRAM 块在一个周期内只能访问一次。 ROM 由一个 32K 字节的块和两个 16K 字节的块组成，当 ST3 寄存器的 MPNMC 位被置 1 时，地址为 FF0000h 到FFFFFFh 的存储区被配置为外部存储空间 CE3，当置 0 时，这个区间被配置为内部ROM。 由于 5509A 的 CPU 内部的地址总线为 24 位，所以它的寻址范围为 16MB，地址从0x000000 到 0xFFFFFF，这 16MB 空间既可作为数据空间，又可作为程序空间，这就是所谓的统一编址。 5509A 的外部存储空间被分成了 4 个空间。 每一个空间都有一个片选使能信号 CEn，用来选中被访问的空间。 由于 LPQF 封装的 5509A 外部有 14 根地址线，所以对于每一个 CE 空间来说，最多只能外扩 16K 字节的异步存储器或者 4M 字节的SDRAM。 片上外设 片上外设是指片内除 CPU 以外的电路模块，如 ADC、时钟发生器、实时时钟、通用计时器等，下面介绍将要用到的片上外设 ：。 5509A 内部集成了时钟发生器。 该时 钟发生器由一个数字锁相（ DPLL）和一个控制寄存器组成。 在控制寄存器进行不同的操作，能对外部输入的时钟频率进行分频、倍频和锁相，为 5509A 的 CPU 及外围电路提供工作时钟。 为了降低功耗，时钟发生器加入了空闲（ IDEL）模式，在该模式下没有输出信号。 时钟发生器产生的时钟信号可以直接或通过倍频、分频电路处理后经由 CLKOUT 引脚输出。 5509A 支持两类外部存储器接口，即异步存储器接口和同步存储器接口。 5509A 的外部存储器接口（ EMIF）通过 14 条地址总线， 16 条数据总线和 4 个片选信 号等控制信号支持不同类型的外部存储器件。 不同的外部存储器具有不同的特点和适用范围。 异步存储器包括 RAM， ROM 和 FLASH 等，这是一种比较传统的存储器，它不需要时钟，安徽理工大学毕业设计（论 文） 10 一般容量较大，存储的数据不易丢失； SDRAM 具有较高的性价比，而且容量大，但是此类型存储器结构比较复杂，数据保持时间较短，需要不断刷新数据； SBSRAM 是一种比较昂贵的存储器，但是通过流水线模式访问可实现快速的数据读写，多用于数据量较大和数据交换速度较快的场合。 如图 23 所示 存 储 器 映 射 寄 存 器D A R A M ／ H P I 访 问D A R A MS A R A M外 部 存 储 空 间C E 0外 部 存 储 空 间C E 1外 部 存 储 空 间C E 2外 部 存 储 空 间C E 3R O MM P N M C = 0R O MM P N M C = 0S R O MM P N M C = 0S R O M = 0C E 3M P N M C = 1C E 3M P N M C = 1C E 3M P N M C = 1字 节 地 址 块 大 小0 0 0 0 0 00 0 0 0 C 00 0 8 0 0 00 4 0 0 0 04 0 0 0 0 00 1 0 0 0 0C 0 0 0 0 08 0 0 0 0 0F F 0 0 0 0F F C 0 0 0F F 8 0 0 0F F F F F F3 2 K 1 9 2 K 字 节3 2 K 字 节1 9 2 K 字 节1 6 K 异 步 存 储 器 或4 M 2 5 6 K 的 S D R A M1 6 K 异 步 存 储 器 或4 M 的 S D R A M1 6 K 异 步 存 储 器 或4 M 的 S D R A M （ M P N M C = 0 ）6 4 K 的 R O M （ M P N M C = 1 ）3 2 K 字 节1 6 K 异 步 存 储 器 或4 M 的 S D R A M1 6 K 字 节1 6 K 字 节 图 23 TMS320VC5509A 储存器框图 5509A 的数据空间和程序空间在物理上是相同的，它们采用同样的编址方式。 其中每个 CE 空间都支持异步和同步存储器， EMIF 接口的 4 个独立的片选空间对应的地址如图所示，通过各 CE 空间控制寄存器的 MTYPE 域进行不同类型的存储器配置 安徽理工大学毕业设计（论 文） 11 TMS320VC5509A 的引脚 该系统采用 144 引脚 LQPF 封装的 TMS320VC5509A，其封装如图 24 所示： 图 24 TMS320VC5509A 的 LQPF 封装 第一类并行总线引脚 A[13:0]： C55x 内核的并行地址总线 A13 ~A0 的外部引脚。 这些引脚有 3 种功能： HPI地址线（ [13:0]）、 EMIF 地址总线（ [13:0]）、通用输入输出（ [13:0]）。 D[15:0]： C55x 内核的双向数据总线 D15 ~D0 的外部引脚。 这些引脚有两种功能： EMIF数据总线（ [15:0]）、 HPI 数据总线 ([15:0])。 C0： EMIF 异步存储器读选通（ ）、通用输入输出口 8（ ）。 C1： EMIF 异步输出使能（ ） 、 HPI 中断输出 /从 DSP 到主机（ ）。 C2： EMIF 异步存储器写选通（ ）或 HPI 读∕写（ ∕ W）。 C3： EMIF 数据输入准备就绪（ ）或 HPI 输出准备就绪（ ）。 安徽理工大学毕业设计（论 文） 12 C4：存储空间 CE0 的 EMIF 片选信号（ ）或通用输入输出口 9（ ）。 C5：存储空间 CE1 的 EMIF 片选信号（ ）或通用输入输出口 10（ ）。 C6：存储空间 CE2的 EMIF片选信号（ ）或 HPI访问控制信 号 0（ ）。 C7：存储空间 CE3 的 EMIF 片选信号（ ）、通用输入输出口 11（ ）或HPI 访问控制信号 1（ ）。 C8： EMIF 字节使能控制 0（ ）或 HPI 字节辨识（ ）。 C9:： EMIF 字节使能控制 1（ ）或 HPI 字节辨识（ ）。 C10： EMIF SDRAM 行选通信号（ ）、 HPI 地址选通信号（ ）或通用输入输出口 12（ ）。 C11:： EMIF SDRAM 列选通信号（ ）或 HPI 片选输入信号（ ）。 C12:： EMIF SDRAM 写使能信号（ ）或 HPI 数据选通信号 1（ ）。 C13:： SDRAM A10 地址线（ ）或通用输入输出口 13（ ）。 C14:： SDRAM 存储时钟信号（ ）或 HPI 数据选通信号 2（ ）。 第二类初始化、中断和复位引脚 INT[4:0]:外部中断请求信号，属于为可屏蔽中断，并且可由 中断使能寄存（ IER）和中断方式位屏蔽。 INT[4:0]可以通过中断标志寄存器（ IFR）进行查询和复位。 RESET：复位信号，低电平有效。 使 DSP 终止程序执行并使得程序计数器指向 FF8000H处。 当引脚电平为高时，从程序存储器 FF8000H 处开始执 行；影响寄存器和状态位；此引脚在使用时需要外接上拉电阻，以保证其不处于不稳定状态导致 DSP 工作的不正常。 第三类片内外设类引脚 １．通用 I/O 口 GPIO[7:6， 4:0]：可配置为输入或输出口；当配置为输出引脚时，可单独配置或复位；复位完成后， CPU Bootloader 电路采样芯片引脚 GPIO[3~0]决定启动方式，以决定程序从何种存储外设中启动。 ２．外部标志输出 XF：输出引脚，用于配置其他处理器的复用状态或作为通用输出引脚。 指令“ BSET XF”可以使 XF 输出电平为高；指令“ BCLR XF”可以使 XF 输出电平为低；加载 位可以控制 XF 输出电平。 通常该引脚可以用来测试程序是否运行正常。 ３．时钟信号 CLKOUT：时钟输出引脚，可通过该引脚为另一处理器提供时钟； CLKOUT 周期为 CPU的机器周期；当 /OFF 为低电平时， CLKOUT 呈高阻状态。 安徽理工大学毕业设计（论 文） 13 X2∕ CLKIN: 时钟振荡器输入引脚；若使用内部时钟，用来外接晶体电路；若使用外部时钟，该引脚接外部时钟输入。 X1：由内部系统振荡器到晶体的输出引脚。 若不使用内部振荡器时， X1 引脚悬空。 当OFF 为低， X1 不会处于高阻状态。 ４．定时器。