基于dsp的指纹生物特征识别系统的设计课程设计说明书(编辑修改稿)

基于dsp的指纹生物特征识别系统的设计课程设计说明书(编辑修改稿)内容摘要：

P TMS320VC5402 SRAM USB CH375 采集图像 图像处理芯片 FLASH 山东建筑大学信电学院课程设计说明书 8 图像和数据结果。 要显示的图像或数据先由 DSP 存人缓冲器，再由 LCM 读取，这样可以避免了由于 DSP 和 LCM 读写速度不匹配而发生错误。 由于该模块板必须具有完全独立运行指纹图像检测、特征提取、特征提取和特征模板存储等程序，综合各个方面因素因此采用了 TI 公司的 DSP 处理 器 TMS320VC5402。 该芯片的主要特征有最高频率 100MHz ，性价比极高，它含 4k 16bits 片内 ROM 16k 16bits 、片内 DARAM 6 个 DMA 通道、 2 个 McBSP、 2 个 Timer， 外部程序空间可扩展到1M16bits ，可工作在 3 种低功耗方式 (IDLE1 IDLE2 IDLE3)。 本设计中为该处理器分别扩展了 512k 16bits 的 Flash 和 SRAM 各 1 片，使用 Altera 公司的CPLD 芯片 MAX7128 为 Flash 和 SRAM 等产生部分控制信号 ,为 DSP 扩展一个与PC 机通信的异步串口指纹检测芯片采用 Veridi 公司的 FPS200 指纹检测芯片整个模块板的系统。 图像采集电路是整个系统中极其重要的部分，高质量指纹图像的采集大大的降低了在鉴定指纹时的误识率和拒识率，提高整个系统的性能。 系统采用的是美国Veridi 公司的 FPS200 固态指纹感器作为图像采集电路的核心器件。 芯片适用于更复杂的指纹和更恶劣的气候条件。 它采用标准 COMS 工艺制造，获取图像为 256 300 像素，分辨率为 5。 OPJ。 提供二三种接口方式：标准 8位微处理器总线、集成高速 USB 接口、串行外设接口 SPI。 图像传输速度分别为 30 帧／ s、13 帧／ s、 10 赖 /s. FPS200 芯片由 256 列和 300 行电容阵列组成，芯片内设计有两个采样保持电路用于指纹图像的采集。 通过测量每个传指感单元在每次充电后的电压值和放电后的电压值的差来获得每路。 系个传 感单元的电容值。 每次捕捉每行图像后，在该内的每个传感单元内就有待数字化的电容值。 因此通过改变放电电流大小和放电时间就可以改变 FPS200 的灵敏度。 整个图像采集流程网如网 32 所示。 山东建筑大学信电学院课程设计说明书 9 图 32 DSP 处理器与 FPS200 指纹检测芯片相连 指纹检测芯片采用了 Veridi 公司的电容式指纹传感器 FPS200, 该芯片提供了 3 种可供选择的接口分别为 USBSPI 和并行接口使用了 SPI 接口与 DSP 的 McBSP1 互联 DSP 处理器的 McBSP 接口为高速全双工多通道缓存串行 接口每个 McBSP 接口包含 6 个管脚引线分别为 BCLKX(传送参考时钟 ) BDX(传送数据 ) BFSX(传送帧同步信号 )BCLKR(接收参考时钟 ) BDR(接收数据 )和BFSR(接收帧同步信号 ) 在与 FPS200 的 SPI 接口互联时 DSP 处理器采用主方式图像采集结束开始第一次 A /D 转换开始 A /D 转换。 将上次结果送至缓冲区FSP 200 初始化开始采集图像将最后一次 A /D 转换结果送至输出缓冲区读输出缓冲区数据读最后一个传感器单元的值山东建筑大学信电学院课程设计说明书 10 FPS 的 SPI 采用从方式连接如图 33所示 F P S 2 0 0M I S OM O S IS C L K/ S C S/ I N T RD S PB D R 1B D X 1B C L K X 1B F S X 1/ I N T 0 图 33 DSP 存储空间扩展 由 于 DSP 本身所带的数据存储器只有 16kB 的 DARAM 程序存储器 ,也只有4kB 的 ROM。 我们所采集的一幅原始指纹图像就有 75kB ，再加上指纹处理所需的数据空间以及运行和存储程序所需的程序空间，芯片上所带空间无法符合使用要求，必须扩展数据存储器和程序存储器。 在该模块板上扩展了 512k 16bits 的Flash 芯片用于存储指纹处理程序和指纹特征，模板此外还扩展了 512k 16bits 的 SRAM 芯片用于运行指纹处理程序提供保存采集到的指纹图像以及程序运行过程中所需的临时数据所需空间。 Flash 与 SRAM 的 D[0..1]以及 A[0..14]总线直接与 DSP 的 Data[0..15]以及 Add[0..14]相连，另外的 /WE /OE /CE 和A[15..17]等信号线的控制信号将通过 CPLD 产生相应的译码信号 ， CPLD 所产生的译码逻辑将在后面加以说明。 由于 DSP 的数据寻址空间只有 64 16bits， 在对数据空间操作时 DSP 的地址线 A16A19 将处理高阻状态，因此无法直接对512k 16bits 的数据空间进行操作将 128k 16bits 的 SRAM 划分给数据空间，将剩下的 384k 16bits 的 SRAM 和全部 512k 16bits 的 Flash 划分给程序存储空间。 DSP 在对数据空间操作时当标志位 OVLY 为 1 时，系统把低 32kB 的寻址空间映射到片内 DARAM 和 ROM 中，外部扩展的数据空间若地址在 0000h~7FFFh 范围内的则无法操作，再把外扩的 128k 16bits 的数据空间分成 4 页分时影射到山东建筑大学信电学院课程设计说明书 11 8000h~ffffh 的地址空间中，即高 32kB 的数据空间如图 34所示。 最终数据空。