基于cpld的超声探测器发射控制电路设计论文(编辑修改稿)内容摘要:
本科毕业设计说明书(论文) 第 11 页 共 38 页 带通滤波电路 利用单片机芯片和振荡电路的组合电路产生方波,再经 过带通滤波器 使其 变为正弦波 ,带通滤波电路图如 所示。 图 带通滤波电路 回波信号 判别和发射信号 控制 由电源电压信号控制 ,启动发射信号发生器, 同时 发射 连续波 (常频) 信号 , 该系统是在搜寻目标。 如果 在一个探测周期内 发现有目标回波信号,立刻主动 切换 控制发射 调频 信号,系统进入第二阶段,即目标跟踪或攻击阶段,如果没有发现 回波信号,则 继续发射 CW 信号搜索目标。 确定回波信号可分为两个阶段:第一,“初步判断”,多普勒频移信号的检测回波的存在 ,起 到“发现”物体作用; 第 二、“精 确判断 ”, 如果 若第一阶段 表 明有频偏信号 ,然后根据指定的控制器可以被检测到的频率偏移信号确认目标,以“识别”的目标。 回波控制信号判别流程图如图 所示。 本科毕业设计说明书(论文) 第 12 页 共 38 页 图 回波控制信号判别流程图 回波信号处理 电路 在 对目标回波信号检测 前 , 就 必须先 要 对回波信号进行相应的处理, 包括放大、滤波整形等。 如经过接收机阻抗匹配电路、两级放大电路、带通滤波电路、增益 控制电路、整形电路之后,将形成的方波信号输入到 CPLD 芯片电路中进行计数和判别。 阻抗匹配与放大电路 具有高输出阻抗的压电换能器,换能器阵列接收回波,必须通过阻抗变换,输出信号可以有效地获得传感器阵列。 采用运算放大器 OP37 实现的阻抗变换电路如图 所示,其实就是电压跟随器即 放大倍数为 1,它的输入阻抗和 OP37 的输入电阻大致相同 , 因为此 电路的输入阻抗非常大 ,而且输出阻抗相对较小,大概 为 60 欧姆 ,满足阻抗匹配要求。 阻抗匹配与放大电路如图 所示。 上电启动 延时、接收 发射 FM 信号 发射 CW 信号 目标回波 回波 N N Y Y 本科毕业设计说明书(论文) 第 13 页 共 38 页 图 阻抗匹配与放大电路 帯通滤波电路 有用信号与其它信号 可以根据各自不同的频率特性而区分开来 ,设计满足一定频率要求的滤波器对信号进行处理 ,能够 滤除有用信号频段外的其它成分。 回波接收电路的主要功能 就是提取信号,即 提取频谱纯净的多普勒频偏信号 ,所以 接收电路的 关键 就是能够 设计 出符合要求的滤波电路。 带通滤波电路如图 所示。 图 带通滤波电路 增益控制与整形电路 为了能够使 后续电路处理信号的准确性 得到提高,设计出了 如图 所示 电路。 计数检波电路是由 CPLD 实现的,要 求输入信号的幅值高电平为 V、低电平为 0V。 经过前面一系列电路 的处理,整形电路的输入信号是宽度为 大约为 1 ms, 频率范围为 20xxHz~5800Hz、峰峰值约为 10V 的脉冲串, 为了能够 与计数检波电 路的电平相匹 本科毕业设计说明书(论文) 第 14 页 共 38 页 配, 通过由三极管 Q3 组成的整形电路,使 信号的 幅值变成高电平 和 低电平 ,分别 为 和 0V。 图 增益控制与整形电路 计数检波电路 在水下超声 探测仪中心控制电路的基础上 , 通过简单的 改变 VHDL 程序 ,不用改变和添加其他硬件电路 , 就 能够实现计数检波器 的功能。 电压转换电路 本科毕业设计说明书(论文) 第 15 页 共 38 页 由于 CPLD 芯片 EPM7128SLC8415 要求是 的电压, 所以经过如图 电压转换电路之后,将 5V 电压转换为 ,为芯片提供电源电压。 图 电源电压转换电路 EPM7128SLC8415 工作 电路 经过以上一系列的电路的作用之后,得到了较为纯净的多普勒频偏信号,此信号将通过芯片 EPM7128SLC8415 的 12 管脚进入到芯片中,进行计数和判别,并输出控制信号,是否发射 FM 信号。 芯片电路如图 所示。 图 芯片电路 本科毕业设计说明书(论文) 第 16 页 共 38 页 上电初始化 模块内部发出信号 延时 60ms 判断是否触发 否 是 4 发射控制电路 软件设计 利用 软件 编写程序,由各个模块化的子程序,以 CPLD EPM7128SLC8415 芯片为控制核心组成整个系统,在各个模块中的编写程序要优化结构,语言要简洁,易于查处问题,实现实物功能目标,按照设计程序的系统化和构造化的基本原则,确保所设计的程序 具有 可行性和可读性。 发射 和接收流程图 首先要画出程序流程图,根据流程图写出相应的程序,这样做有利于明确软件编写部分的逻辑 , 发射部分的流程图如图 所 示。 图 发射部分流程图 本科毕业设计说明书(论文) 第 17 页 共 38 页 上电初始化 模块内部开始计数 延时 10ms 判断是否收到 否 是 接收部分的流程图如图 所示。 图 接收 部分流程图 本科毕业设计说明书(论文) 第 18 页 共 38 页 5 超声探测发射控制电路实验及分析 系统的调试是最为关键的环节了,通过系统的调试能够查出许多问题,例如硬件上的调试来检测电路问题,软件上的调试是验证程序的对错问题,实物的调试是看看能否到达要设计功能和要求。 发射控制电路 根据第三章设计的发射 电路原理图 如图 所示 ,做出电路板,由于本设计用的是 CPLD 芯片,其管脚非常的多而且排列的很密,所以不能用万能板焊接,必须制作出 PCB 电路板进行焊接,实物主要由超声波发射头,超声波接收头, LED 灯以及AT89C52 芯片和 CPLDEPM7128SLC8415 芯片和各种元器件组成。 按照开始 设计好的电路原理图 ,将元器件焊接起来 ,各个管脚要相互对应,焊接时要 多加注意,焊接时是从电源模块到 EPM7128SLC8415 芯片,由于 CPLD 的管脚很多,而且很小,所以在焊接时千万要注意, 依次焊接 AT89C52 单片机 和EPM7128SLC8415 芯片 相关工作 电路 如图 所示 ,全部焊接完成之后先不要急着通电,而是先用万用表检查线路 ,正不正确 ,看看有无 虚焊或漏焊的问题,并核查元器件的型号、规格是不是 符合要求。 特别要注意正负电源 ,短路和开路,电源的存在,并重点检查地址总线,数据总线,用于 短路信号线或其他之间的控制总线。 通电后 , 要 用万用表仔细测量各个引脚的电位,检查电位是否 正常, 尤其对 芯片的插座上 的 各点电位 谨慎对待,一旦电位过高,一不小心将会 把 仿真器 烧毁。 图 发射电路原理图 本科毕业设计说明书(论文) 第 19 页 共 38 页 图 控制 发射信号电路 实验方法 本设计涉及到 单片机芯片和 CPLD芯片,所以先对 CW信号发射的程序以及 CPLD芯片控制信号的程序进行编写。 然后利用 QuartusⅡ系统对 芯片的程序仿真,经过反复调试,确定最终的程序。 将完整的程序通过下载器写入到芯片中 ,然后把芯片插入到电路板上的芯片槽里, 将实物平整的放在实验桌上,保证超声波发射头和接收头周围没有遮挡物,为了避免不必要的干扰,此实验有两个方面的验证,分为静态测试和动态测试。 接通电源,将手静止放在超声波发射头前端,看 LED 灯的状态;将手放在超声波发射头前端慢慢地来回移动,同样的,观察 LED 的状态。 实验结果及分析 根据以上的操作方法进行验证,接通电源,将手静止放在超声波发射头前端,看LED 灯是否亮,灯亮表明有 FM 控制信号发出 ,灯不亮则表明没有 FM 控制信号发出。 将手放在超声波发射头前端慢慢地来回移动,同时,观察 LED 的状态,灯亮表明有FM 控制信号发出,灯不亮则表明没有 FM 控制信号发出。 经过实验验 证,计数探测器可以区分信号的频率,它的检测和过滤扮演的双重角色 ; 使元器件的数目大大减少,使信号 抗干扰 的 能力 得到极大的改善, 电路的可靠性 本科毕业设计说明书(论文) 第 20 页 共 38 页 也相应的改善,避免与传统检波电路出现相同 的 缺陷。 最后进行的 实验,验证了基于CPLD 的计数检测电路的设计 , 如果限制在整形电路中放大器的增加,可提高探测器的信号幅度检测电路的一致性,进一步提高了 计数电路 的性能。 实物图如图 所示。 图 实物图。基于cpld的超声探测器发射控制电路设计论文(编辑修改稿)
相关推荐
开放的界面 与结构无关 完全集成化 丰富的设计库 模块化工具 硬件描述语言 Opencore 特征 Max+PlusⅡ 的功能 Max+PlusⅡ 支持 FLEX、 MAX 及 Classic 等系列 EDA 器件,设计者无须精通器件内部 的复杂结构 , 只需用自己熟悉的设计输入工具,如高级行为语言、原理图或波形图进行设计输入,它便将这些设计转换成目标结构所要求的格式
CRM 课程报告 工商管理 市场营销 8 / 20 顾客忠诚 顾客忠诚是指顾客对企业产品和服务的认可和信赖 ,坚持长期购买和使用该企业产品和服务 ,并在此过程中所表现出的在心理和情感上的一种高度信任和忠诚的程度 ,是顾客对企业产品和服务在长期竞争中所表现出的优势的综合评价和肯定。 Olive 认为顾客忠诚可以通过四个阶段形成 :第一阶段是认知忠诚 ,它直接或间接展示了对品牌及其利益的认知
即可 显示出“工程管理”窗口。 潮流计算菜单和工具栏 点击菜单中的“潮流”,显示潮流计算菜单,如下: 南京大学本科毕业设计说明书 潮流计算的工具栏,缺省显示位置为屏幕右方,该工具箱可移动,潮流计算工具栏如下图所示: 如果界面上没有显示潮流计算工具栏,则可通过点击并选中菜单中的“视图 | 工具栏 | 潮流计算类”显示,如下图所示: 南京大学本科毕业设计说明书 或 :执行潮流初始数据检查; 或
作环境,只有在 MAX+Plus II 下才能完成VerilogHDL 语言的编译 与仿真工作,通过波形图能更直观的表达出程序的工作情况。 MAX+Plus II 是一个完全集成化、易学易用的可编程逻辑设计环境,它可以在多平台上运行,其图形界面丰富,加上完整的、可即使访问的在线文档,是设计人员可以轻松的掌握软件的使用。 其开发系统有许多特点: ; ; ; 4. 15 模块化工具;
中。 其优点是可以编程任意次 ,可在工作中快速编程 ,从而实现板级和系统级的动态配置。 ⑧ CPLD 保密性好 ,FPGA 保密性差。 ⑨一般情况下 ,CPLD 的功耗要比 FPGA 大 ,且集成度越 高越 明显。 VHDL 简介 VHDL 全 英文是 VeryHighSpeed Integrated Circuit HardwareDescription Language,诞生于 1982 年
间。 当 sp=0 时,开始记录时间。 当时间达到足够长时产生 timecount 脉冲,并重新计时。 一个 timecount 脉冲相当于等待的时间达到了时间计费的长度。 计费模块:由两个进程组成。 其中,一个进程根据条件对 enable 和 price 赋值,当记录的距离达到 3 公里后 enable 变为 1,开始进行每公里收费,当总费用大于 20元后,则单价 price 由原来的