基于at89c51单片机控制的智能化转速测量仪_毕业论文(编辑修改稿)

基于at89c51单片机控制的智能化转速测量仪_毕业论文(编辑修改稿)内容摘要：

如图 31 所示： 图 31 AT 89C51 组成结构图 8 个部件的作用功能介绍如下： 中央处理器 CPU：它是单片机的核心，完成运算和控制功能。 内部 数据存储器： AT89C51 芯片中共有 256 个 RAM 单元，能作为存储器使用的只是前 128 个单元，其地址为 00H— 7FH。 通常说的内部数据存储器就是指这前 128 个单元，简称内部 RAM。 特殊功能寄存器：是用来对片内各部件进行管理、控制、监视的控制寄存器和状态寄存器，是一个特殊功能的 RAM 区，位于内部 RAM 的高 128 个单震荡电路 程序存储器 定时器 串行口 并行 I/O 口 中断系统 数据存储器 CPU 特殊 功能 寄存 器 第 3章 系统硬件设计 10 元，其地址为 80H— FFH。 内部程序存储器： AT89C51 芯片内部共有 4K 个单元，用于存储程序、原始数据或表格，简称内部 ROM。 并行 I/O 口： AT89C51 芯片内部有 4 个 8 位的 I/O 口（ P0， P1， P2， P3），以实现数据的并行输入输出。 串行口：它是用来实现单片机和其他设备之间的串行数据传送。 定时器： AT89C51 片内有 2 个 16 位的定时器，用来实现定时或者计数功能，并且以其定时或计数结果对计算机进行控制。 中断控制系统：该芯片共有 5 个中断源，即外部中断 2 个，定时 /计数中断 2 个和串行中断 1 个。 振荡电路：它外接石英晶体和微调电容即可构成 89C51 单片机产生时钟脉冲序列的时钟电路。 系统允许的最高晶振频率为 12MHz。 单片机引脚如图 32 所示： P 1P 2P 3P 4P 5P 6P 7P 8R S T9P 10P 11P 12P 13P 14P 15P 16P 17X T A L 218X T A L 119V S S20P 21P 22P 23P 24P 25P 26P 27P 28P S E N29A L E / P R O G30E A / V P P31P 32P 33P 34P 35P 36P 37P 38P 39V C C40U8A T 89 C 51 图 32 AT 89C51 引脚 图 P0 口： P0 口是一组８位漏极开路型双向 I/O 口，也即地址／数据总线复第 3章 系统硬件设计 11 用口。 作为输出口用，每位能吸收电流的方式驱动８个 TTL 逻辑门电路，对端口写“１”可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低８位）和数据总线复用，在访问期间激活内部上拉电阻。 在 Flash 编程时， P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外界上拉电阻。 P1 口： P1 是一个带内部上拉电阻的８位双向 I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）４个 TTL 逻辑门电路。 对端口写“１ ”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。 作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（ IIL）。 Flash 编程和程序校验期间， P1 接收低８位地址。 P2 口： P2 是一个带有内部上拉电阻的８位双向 I/O 口， P2 的输出缓冲级可驱动（吸收或输出电流）４个 TTL 逻辑门电路。 对端口写“１”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（ IIL）。 在访问外部程序存储器１６位地址的外部数据 存储器（例如执行 MOVX @DPTR 指令）时， P2 口送出高８位地址数据。 在访问８位地址的外部数据存储器（如执行 MOVX @RI 指令）时， P2 口线上的内容（也即特殊功能寄存器（ SFR）区中 R２寄存器的内容），在整个访问期间不改变。 Flash 编程或校验时， P2 亦接收高位地址和其它控制信号。 P3 口： P3 口是一组带有内部上拉电阻的８位双向 I/O 口。 P3 口输出缓冲级可驱动（吸收或输出电流）４个 TTL逻辑门电路。 对 P3 口写入“１”时，它们被内部上拉电阻拉高并可作为输入端口。 作输入端时，被外部拉低的 P3口将用上拉电阻 输出电流（ IIL）。 P3 口除了作为一般的 I/O 口线外，更重要的用途是它的第二功能，如下表 31 所示。 P3 口还接收一些用于 Flash 闪速存储器编程和程序校验的控制信号。 RST：复位输入。 当振荡器工作时， RST 引脚出两个机器周期以上高电平将使单片机复位。 ALE/PROG：当访问外部程序存储器或数据存储器时， ALE(地址锁存允第 3章 系统硬件设计 12 许 )输出脉冲用于锁存地址的低８位字节。 即使不访问外部存储器， ALE 仍以时钟振荡频率的１／６输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问外部数据存储器 时将跳过一个 ALE 脉冲。 表 31 P3 口功能表 对 Flash 存储器编程期间，该引脚还用于输入编程脉冲。 如有必要，可通过对特殊功能寄存器（ SFR）区中的 8EH 单元的 D0 位置位，可禁止 ALE 操作。 该位置位后，只有一条 MOVX 和 MOVC 指令 ALE才会被激活。 此外，该引脚会被微弱拉高，单片机执行外部程序时，应该置ALE 无效。 PSEN:程序储存允许（ PSEN）输出是外部程序存储器的读选信号，当AT89C51 由外部程序存储器取指令（或数据）时，每个机器周期两次 PSEN有效，即输出两个脉冲。 在此期间，当访问外部数据存储器，这两次有效的PSEN 信号不出现。 EA/VPP:外部访问允许。 欲使 CPU 仅访问外部程序存储器（地址为0000HFFFFH）， EA 端必须保持电平（接地）。 需注意的是：如果加密位 LB1被编程，复位时内部会锁存 EA 端状态。 如 EA 端为高电平， CPU执行内部程序存储器中的指令。 Flash 存储器编程时，该引脚加上＋ 12V的编程允许电源 ，当然这必须是该器件是使用 12V编程电压。 端口引脚 第二功能 RXD （串行输入口） TXD （串行输出口） 0INT （外中断 0） 1INT （外中断 1） 0T （定时 /计数器 0） 1T （定时 /计数器 1） WR （外部数据存储器写选通） RD （外部数据存储器读选通） 第 3章 系统硬件设计 13 XTAL1:振荡器反相放大器及内部时钟发生器的输入端。 XLAT2: 振荡器反相放大器的输出端。 振荡器特性： XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置为片内振荡器。 石英振荡和陶瓷振荡均可采用。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 芯片擦除： 整个 PEROM 阵列和三个锁定位的电擦除可通过正 确的控制信号组合，并保持 ALE 管脚处于低电平 10ms 来完成。 在芯片擦操作中，代码阵列全被写“ 1”且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU停止工作。 但 RAM，定时器，计数器，串口和中断系统仍在工作。 在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 时钟电路： 时钟电路是计算机的心脏，它控制着计算机的工作节奏。 本设计单片机采用的时钟频率 是 8MHZ。 MCS51 内部都有一个反相放大器， XTAL XTAL2 分别为反相放大器输入和输出端，外接定时反馈元件以后就组成振荡器，产生时钟送至单片机内部的各个部件。 AT89C51 是属于 CMOS 8 位微处理器，它的时钟电路在结构上有别于 NMOS 型的单片机。 CMOS 型单片机内部（如 AT89C51）有一个可控的负反馈反相放大器，外接晶振（或陶瓷谐振器）和电容组成振荡器，图 33 为 CMOS 型单片机时钟电路框图。 振荡器工作受 PD 端控制，由软件置“ 1” PD（即特殊功能寄存器 ），使 PD＝ 0，振荡器停止 工作，整个单片机也就停止工作，以达到节电目的。 清“ 0” PD，使振荡器工作产生时钟，单片机便正常运行。 图中Y1 为晶振或陶瓷谐振器，振荡器产生的时钟频率主要由 Y1 参数确定（晶振上标明的频率）。 电容 C1 和 C2 的作用有两个：其一是使振荡器起振，其二是对振荡器的频率 f 起微调作用（ C C2 大， f 变小）。 第 3章 系统硬件设计 14 12Y1X T A L20pFC 1 720pFC 1 6 图 33 CMOS 型单片机时钟电路框图 复位电路： 计算机在启动运行时都需要复位，使中央处理器 CPU 和系统中的其它部件都处于一个确定的初始状态，并从这个状态开始工作。 MCS51 单片机有一个复位引脚 RST，它是 史密特触发输入 (对于 CHMOS单片机， RST 引脚的内部有一个拉低电阻 )，当振荡器起振后该引脚上出现 2个机器周期 (即 24 个时钟周期 )以上的高电平，使器件复位，只要 RST 保持高电平， MCS51 保持复位状态。 此时 ALE、 PSEN、 P0、 P P P3 口都输出高电平。 RST 变为低电平后，退出复位， CPU从初始状态开始工作。 单片机采用的复位方式是自动复位方式。 对于 MOS(AT89C51)单片机只要接一个电容至 VCC 即可 (见图 3— 4)。 在加电瞬间，电容通过电阻充电，就在RST 端出现一定时间的高电平，只要高电平时间 足够长，就可以使 MCS51有效的复位。 RST 端在加电时应保持的高电平时间包括 VCC 的上升时间和振荡器起振的时间， VCC 上升时间若为 10ms，振荡器起振的时间和频率有关。 10MHZ时约为 1ms， 1MHZ时约为 10ms，所以一般为了可靠的复位， RST 在上电应保持 20ms 以上的高电平。 RC 时间常数越大，上电 RST 端保持高电平的时间越长。 若复位电路失效，加电后 CPU 从一个随机的状态开始工作，系统就不能正常运转。 第 3章 系统硬件设计 15 P 1P 2P 3P 4P 5P 6P 7P 8R S T9P 10P 11P 12P 13P 14P 15P 16P 17X T A L 218X T A L 119V S S20P 21P 22P 23P 24P 25P 26P 27P 28P S E N29A L E / P R O G30E A / V P P31P 32P 33P 34P 35P 36P 37P 38P 39V C C40U8A T 89 C 5110uFC 18R 34+5 图 34 上电复位电路 显示电路： 显示电路采用 LED 数码管动态显示， LED（ LightEmitting Diode）是一种外加电压从而渡过电流并发出可见光的器件。 LED 是属于电流控制器件，使用时必须加限流电阻。 LED 有单个 LED 和八段 LED 之分，也有共阴和共阳两种。 显示器结构： 常用的七段显示器管。 发光二极管的阳极连在一起的称为共阳极显示器 ,阴极连在一起的称为共阴极显示器。 1 位显示器由八个发光二极管组成，其中七个发光二极管 控制七个笔画（段）的亮或暗，另一个控制一个小数点的亮和暗，这种笔画式的七段显示器能显示的字符较少，字符的开头有些失真，但控制简单，使用方便。 第 3章 系统硬件设计 16 f9g10e1d2K3c4DP5b6a7K8 图 35 七段发光显示器管脚的结 构 此外，要画出电路图，首先还要搞清楚他的引脚图的分布，在了解了正确的引脚图后才能进行正确的字型段码编码。 才能显示出正确的数字来，如图35 所示，为七段数码管的管脚图 显示方式： 为了节省 I/O 口线，我们采用的动态显示方式。 所谓动态显示，就一位一位地轮流点亮各位显示器（扫描），对于每一位显示器来说，每隔一段时间点亮一次。 显示器的亮度既与导通电流有关，也与点亮时间和间隔时间的比例有关。 调整电流和时间参数，可实现亮度较高较稳定的显示。 若显示器的位数不大于 8 位，。