基于ad9851的便携式数字扫频仪器的设计(硬件设计)毕业论文(编辑修改稿)

基于ad9851的便携式数字扫频仪器的设计(硬件设计)毕业论文(编辑修改稿)内容摘要：

号分两档：频标 1为 步进频率的 1 倍；频标 2 为 步进频率的 56 倍。 g， 扫频信号的输出衰减器衰减范围： 0 － 72dB。 南昌工程学院本科毕业设计（论文） 9 总体方案设计与论证 通过对 便携式数字 扫频仪概念的理解和对技 术指标的分析可知 ，扫频仪的设计关键在于扫频信号源、检波器 ,单片机控制电路 的设计，本文提出了 两个 设计 方案。 方案一 介绍 采用动态测量法，即冲击响应测量 的方 法。 如图 下 所示，图中 e(t)和 r(t)分别是系统时域中的激励函数和零状态响应函数，假设 e(t)和 r(t)的傅立叶变换分别是 E(jω) 和R(jω )，则系统的频率特性 H（ jω ）可用式（ 21）计算： H（ jω ）＝ R(jω )/ E(jω) （ 21） 图 22 冲击响应测量原理图 当输入激励函数 e(t)＝单位冲激函数δ (t)时，则输出为系统的单位冲激响 h(t)，由于（ 1）式中的 E(jω )恒等于 1，于是就有 公式（ 22）。 （ ） 计算得到的 H (jω )为复数，包 含了幅频特性和相频特性的完整信息。 本方案可以采用目前的 DSP 技术实现，只要产生一个冲激脉冲δ (t)，并对输出响应进行数据采集，对输出信号进行傅里叶变换就能得到被测系统的频率特性。 方案二 介绍 采用稳态测量法，即扫频法，如图 23 所示。 第二章 便携式扫频仪器 方案 的 选择 10 图 23 扫频法测量硬件 框图 扫频法是运用响应信号与输入信号的幅值比（即该频率的幅频响应值）来反映网络的幅频特性。 本方案 的硬件设计框图如图 23， 由微控制器 ATmega128 控制 DDS 扫频源产生 低频扫频信号，经宽带放大器将信号进行放大，再由自动电平控制 控制扫频信号的幅度值，最终产生幅度可控 且稳定 的扫频信号。 由于被测网络是线性非时变网络，所以扫频信号经过被测网络后，在被测网络的输出端得到的是调幅波，此调幅波经过有效值检波，将载波滤出，最后进入 ADC 转换器的信号就是反映被测网络幅频特性的信号。 经 ADC 进行采样处理，最后由微控制器将处理的采样值送到液晶显示器显示，这样被测网络的幅频特性就直观地显示出来了。 方案比较 方案一：采用动态测量 的方法，这种方法的好处是不 需 额外添加扫频信号源，也不必添加 幅度 检波 电路 和相位差检测电路，因而硬件工作量小，测量时间比较短。 但这种方法微 控 制 器 C8051 DDS 扫频源 宽带 放大器 程 控衰减器 ADC 转换器 键 盘 液晶 显示器 被测 网络 有效值 检波器 南昌工程学院本科毕业设计（论文） 11 一般只适合 用于低频系统的测量中，例如音频 的 分析、电声系统 的分析 、振动系统 的分析等。 但在实际制作中需要制作一个质 量相当高 的冲激激励脉冲信号源，或者频谱和统计特性满足测量要求的任意波形或序列信号，还需要一定的数据采集速度以及数字信号处理计算能力 ，这些都不易实现。 方案二：稳态测量法适用于很宽的频段，需要 额外添加一个频率可步进或可扫频的并符合相应指标要求的信号源，需要幅值检波器，所需的仪器还包括扫频、检测和显示的同步控制模块 ，整个系统的硬件规模 较 方案一庞 大 多 ，数字计算的软件工作量 则相对较小。 在被测量系统可以接受的安全输入幅值范围 内，激励信号的全部能量都可以集中于某一频率上，被测网络对该频率激励的稳态输出信号分量的信噪比高，有利于提高测量精度。 缺点是每次测量的是网络的稳态响应，需要等待网络达到稳态，从而测量时间上比较长。 总体方案确立 综合考虑上面两种方法的优缺点，也考虑到我们所学的知识以及各方法可以实现的可能性， 我们 决定 选用总体方案二 —— 稳态测量法。 相对于质量要求很高的冲激激励脉冲信号源来说，扫频信号源信号更容易实现。 第三章 单元电路设计与分析 12 第 三 章 单元电路设计与 分析 本方案首先是由微控制器 ATmega128 控制 DDS 扫频源 AD9851 产生特定的低频扫频信号，然后经过幅值放大电路，自动电平控制电路加在被测网络的输入端，检波电路则将被测网络的输出输入给 ADC 转换器，再送给微处理器 ATmega128，微处理器经过运算得到被测网络的幅频特性曲线并在 LCD192X64 上面显示出来，由于本系统采用的芯片较多，各芯片的额定电压不一，因此加入了复杂的电源电路。 单片机主控模块 的设计与分析 单片机简介 ATmega128 是 ATMEL 公司 的 8 位系列单片机的最高配置的一款单片机，稳定性极高，应用极其广泛。 （ 1） 主要特性 的介绍 a， 高性能、低功耗的 AVR 8 位微处理器 b， 先进的 RISC 结构 – 133 条指令 – 大多数可以在一个时钟周期内完成 – 32 x 8 通用工作寄存器 + 外设 控制寄存器 – 全静态工作 – 工作于 16 MHz 时性能高达 16 MIPS – 只需两个时钟周期的硬件乘法器 c， 非易失性的程序和数据存储器 – 128K 字节的系统内可编程 Flash d， 寿命 : 10,000 次写 / 擦除周期 – 具有独立锁定位、可选择的启动代码区 e， 通过片内的启动程序实现系统内编程 f， 读 修改 写操作 – 4K 字节的 EEPROM – 4K 字节的内部 SRAM – 多达 64K 字节的优化的外部存储器空间 – 可以对锁定位进行编程以实现 软件 加密 南昌工程学院本科毕业设计（论文） 13 – 可以通过 ISP 实现系统内编程 g， JTAG 接口 ( 与 IEEE 标准兼容 ) – 遵循 JTAG 标准的边界扫描功能 – 支持扩展的片内调试 – 通过 JTAG 接口实现对 Flash, EEPROM, 熔丝位和锁定位的编程 (2) 外设特点 – 两个具有独立的预分频器和比较器功能的 8 位 定时器 / 计数器 – 两个具有预分频器、比较功能和捕捉功能的 16 位 定时器 / 计数器 – 具有独立预分频器的实时时钟计数器 – 两路 8 位 PWM – 6 路分辨率可编程（ 1 到 16 位）的 PWM – 输出比较调制 器 – 8 路 10 位 ADC – 8 个单端通道 – 7 个差分通道 – 2 个具有可编程增益（ 1x, 10x, 或 200x）的差分通道 – 面向字节的两线接口 – 两个可编程的串行 USART – 可工作 于 主机 / 从机模式的 SPI串行接口 – 具有 独立片内振荡器的可编程 看门狗定时器 – 片内模拟比较器 （ 3） 特殊的处理器特点 – 上电复位以及可编程的掉电检测 – 片内经过标定的 RC 振荡器 – 片内 / 片外 中断源 – 6 种睡眠模式 : 空闲模式、 ADC 噪声抑制模式、省电模式、掉电模式 、 Standby 模式以及 –扩展的 Standby 模式 – 可以通过 软件 进行选择的时钟频率 – 通过熔丝位可以选择 ATmega103 兼容模式 第三章 单元电路设计与分析 14 – 全局上拉禁止功能 （ 4） I/O 和封装 – 53 个可编程 I/O 口线 – 64 引脚 TQFP 与 64 引脚 MLF 封装 工作电压 – ATmega128L – ATmega128 速度等级 – 0 8 MHz ATmega128L – 0 16 MHz ATmega128 ATmega128TQFP 封装 现主要有这些型号： ATmega12816AU、 ATmega12816AI。 下面对 ATmega128 的型号标识进行解析 ： 型号紧跟的字母，表示电压工作范围。 带 ―L‖： ；若缺省，不带 ―L‖：。 例： ATmega12816AU，不带 ―L‖表示工作电压为。 后缀的数字部分，表示支持的最高 系统时钟。 例： ATmega12816AU， ―16‖表示可支持最高为 16MHZ 的 系统时钟。 后缀第一（第二）个字母，表示封装。 ―P‖： DIP 封装， ―A‖： TQFP 封装， ―M‖：MLF 封装。 例： ATmega12816AU， ―A‖表示 TQFP 封装。 后缀最后一个字母，表示应用级别。 ―C‖：商业级， ―I‖：工业级（有铅）、 ―U‖工业级（无铅）。 例： ATmega12816AU， ―U‖表示无铅工业级。 ATmega12816AI， ―I‖表示有铅工业级。 （ 5） ATmega128 各引脚功能 介绍 Vcc: 数字电路的电源。 GND:地。 a， 端口 A(PA7~PAO):端口 A 为双向 I/O 口并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ,可以输出和吸收大电流。 作为输入使用时 ,若内部上拉电阻使能 ,则端口被外部电路拉低时将输出电流。 复位发生时端口 A 为三态。 端口 A 也可以用作其他不同的特殊功能。 b， 端口 B(PB7~PB0):端口 B 为 8 位双向 I/O 口 ,并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ,可以输出和吸收大电流。 作为输入使用时 ,若内部上拉电阻南昌工程学院本科毕业设计（论文） 15 使能 .则端口被外部电路拉低时将输出电流。 复位发生时端口 B 为三态。 端口 8 也可以用作其他不同 . c， 端口 C(PC7~PC0):端口 C 为 8 位双向 I/0 口 ,并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ,可以输出和吸收大电流。 作为输入使用时 ,若内部上拉电阻使能 .则端口被外部电路拉低时将输出电流。 复位发生时端口 C 为三态。 端口 C 也可以用作其他不同的特殊功能。 在 ATmegal 03 兼容模式下 ,端口 C 只能作为输出 ,而且在复位发生时不是三态。 d， 端口 D(PD7~PD0):端口 D 为 8 位双向 I/0 口 ,并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ,可以输出和吸收大电流。 作为输入使用时 .若内部上拉电阻使能 .则端口被外部电路拉低时将输出电流。 复位发生时端口 D 为三态。 端口 D 也可以用作其他不同。 e， 端口 E(PE7~PE0):端口 E 为 8 位双向 I/0 口 ,并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ， 可以输出和吸收大电流。 作为输入使用时 .若内部上拉电阻使能 .则端口被外部电路拉低时将输出电流。 复位发生时端口 E 为三态。 端口 E 也可以用作其他不同的特殊功能 .。 d， 端口 F(PFT~PF0):端口 F 为 ADC 的模拟输人引脚。 如果不作为 ADC 的模拟输入 .端口 F 可以作为 8 位双向 I/0 口 ,并具有可编程的内部上拉电阻。 其输出缓冲器具有对称的驱动特性 ,可以输出和吸收大电流。 作为输入使用时 ,若内部上拉电阻使能 .则端口被外部电路拉低时将输出电流。 复位发生时端口 F 为三态。 如果使能了 JTAG 接口 .则复位发生时引脚 PF 7(TDI)、 PF5(TMS)和 PF4(TCK)的上拉电阻使能。