基于8051单片机的交通智能控制和时间显示系统毕业设计论文(编辑修改稿)

基于8051单片机的交通智能控制和时间显示系统毕业设计论文(编辑修改稿)内容摘要：

输入输出功能等操作。 (2)数据存储器 (RAM) 8051 内部有 128 个 8 位用户数据存储单元和 128 个专用寄存器单元，它们是统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用于存放用户数据，所以，用户能使用的 RAM 只有 128 个，可存放读写的数据，运算的中间结果或用户定义的字型表。 (3)程序存储器 (ROM)： 8051 共有 4KB 掩膜 ROM，用于存放用户程序，原始数据或表格。 (4)定时 /计数器 (ROM)： 8051 有两个 16 位的可编程定时 /计数器，以实现定时或计数产生中断用于控制程序转向。 (5)并行输入输出 (I/O)口： 8051 共有 4 组 8 位 I/O 口 (P0、 P P2 和 P3)，用于对外部数据的传输。 12 智能城市交通指挥控制系统设 计 (6)全双工串行口： 8051 内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串行口既可以用作异步通信收发器，也可以当同步移位器使用。 (7)中断系统： 8051 具备较完善的中断功能，有两个外中断、两个定时 /计数器中断和一个串行中 断，可满足不同的控制要求，并具有 2 级的优先级别选择。 (8)时钟电路： 8051 内置最高频率达 12MHz 的时钟电路，用于产生整个单片机运行的脉冲时序，但 8051 单片机需外置振荡电容。 单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即哈佛 (Harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存储器合二为一的结构，即普林斯顿 (Princeton)结构。 INTEL 的 MCS51 系列单片机采用的是哈佛结构的形式，而后续产品 16 位的 MCS96 系列单片机则采用普林斯顿结构。 8051 单片机的引脚说明： MCS51 系列单片机中的 803 8051 及 8751 均采用 40Pin 封装的双列直接 DIP 结构， 40 个引脚中，正电源和地线两根，外置石英振荡器的时钟线两根， 4 组 8 位共 32 个 I/O 口，中断口线与 P3 口线复用。 各管脚功能简介： P0口： (~)是一个 8 位漏极开路双向输入输出端口，当访问外部数据时，它是地址总线（低 8 位）和数据总线复用。 外部不扩展而单片应用时，则作一般双向 I/O 口用。 P0 口每一个引脚可以推动 8 个 LSTTL 负载。 P2口： (~)口是具有 内部提升电路的双向 I/O端口 (准双向并行 I/O 口 )，当访问外部程序存储器时，它是高 8 位地址。 外部不扩展而单片应用时，则作一般双向 I/O 口用。 每一个引脚可以推动 4 个 LSTL 负载。 P1口： (~)口是具有内部提升电路的双向 I/O端口 (准双向并行 I/O 口 )，其输出可以推动 4 个 LSTTL 负载。 仅供用户作为输入输出用的端口。 P3口： (~)口是具有内部提升电路的双向 I/O端口 (准双向并行 I/O 口 )，它还提供特殊功能，包括串行通信、外部中断控制、计时计数控制及外部随机存储器内容的读取或写入控制等功能。 其特殊功能引脚分配如下： RXD 串行通信输入 第三章 控制系统的硬件设计 13 TXD 串行通信输出 INT0 外部中断 0 输入，低电平有效 INT1 外部中断 1 输入，低电平有效 T0 计数器 0 外部事件计数输入端 T1 计数器 1 外部事件计数输入端 WR 外部随机存储器的写选通，低电平有效 RD 外部随机存储器的读选通，低电平有效 VCC： 8051 电源正极输入，接 +5V 电压 GND： 电源接地端 X1： 接外部晶振的一个引脚。 在单片机内部，它是一反相放大器输入端，这个放大器构成了片内振荡器。 它采用外部振荡器时，些引脚应接地。 X2：接外部晶振的一个引脚。 在片内接至振荡器的反相放大器输出端和内部时钟发生器输入端。 当采用外部振荡器时，则此引脚接外部振荡信号的输入。 RST： AT89C51 的复位信号输入引脚，高电位工作，当要对芯片又时，只要将此引脚电位提升到高电位，并持续两个机器周期以上的时间， AT89C51 便能完成系统复位的各项工作，使得内部特殊功能寄存器的内容均被设成已知状态。 ALE/P： ALE 是英文 ADDRESS LATCH ENABLE的缩写，表示允许地址锁存允许信号。 当访问外部存储器时， ALE 信号负跳变来触发外部的 8 位锁存器 (如74LS373)，将端口 P0的地址总线 (A0A7)锁存进入锁存器中。 在非访问外部存储器期间， ALE 引脚的输出频率是系统工作频率的 1/16，因此可以用来驱动其他外围芯片的时钟输入。 当问外部存储器期间，将以 1/12 振荡频率输出。 EA/VP： 该引脚为低电平时，则读取外部的程序代码 (存于外部 EPROM 中 )来执行程序。 因此在 8031 中， EA 引脚必须接低电位，因为其内部无程序存 储器空间。 如果是使用 AT89C51或其它内部有程序空间的单片机时，此引脚接成高电平使程序运行时访问内部程序存储器，当程序指针 PC 值超过片内程序存储器地址(如 8051/8751/89C51 的 PC 超过 0FFFH)时，将自动转向外部程序存储器继续运行。 此外，在将程序代码烧录至 8751 内部 EPROM、 89C51 内部 FALSH 时，可以利用此引脚来输入提供编程电压（ 8751 为 2lV、 AT89C51 为 12V、 8051 是由生产厂方一次性加工好 )。 PSEN： 此为 Program Store Enable的缩写。 访问外部程序存储器选通信号，14 智能城市交通指挥控制系统设 计 低电平有效。 在访问外部程序存储器读取指令码时，每个机器周期产生二次 PSEN 信号。 在执行片内程序存储器指令时，不产生 PSEN 信号，在访问外部数据时，亦不产生 PSEN 信号。 [3] （ 2）电路原理图 图 控制主板电路原理图 信号灯电路 （ 1）信号灯 每个路口的信号的的转换顺序为：绿 → 黄 → 左转 → 红。 绿灯表示允许通行，转向表示可以转向，黄灯表示禁止通行，但已经驶过安全线的车辆可以继续通行，是行驶状态过渡到红灯的提示灯。 红灯表示禁止通行。 智能城市交通交通指挥系统，红绿灯的亮灯时间不是固定的，而是根据车流量的大小随时控制的，有不同的亮灯时间方案，上边已经讲述。 第三章 控制系统的硬件设计 15 图 信号灯运行状态图 上图是以南北方向的状态转换，东西方向如何配合转换来描述的，东西方向状态与此类似，无需重复。 （ 2） 8255A 芯片的介绍 8255A 的内部结构 8255A 的内部结构如图所示。 它由以下几个部分组成： （ 1）三个数据端口 A、B、 C 8255A 芯片内部有三个 8 位的输入输出端口，分别为 A 口、 B 口和 C 口，可用指令将它们分别设置成输入或输出端口。 它们在结构和功能上有各自的特点。 图 8255A 的内部结构及引脚 端口 A 包含一个 8 位数据输入锁存器和一个 8 位的数据输出锁存器 /缓冲器。 端口 A 无论用作输 入口还是输出口，其数据均能受到锁存。 端口 B 包含一个 8 位数据输入缓冲器和一个 8 位的数据输出锁存器 /缓冲器。 用端口 B 作为输出口时，其数据能得到锁存。 作为输入口时，它不具有锁存能力，因此外设输入的数据必须维持到被 CPU 读取为止。 端口 C 包含一个 8 位数据输入缓冲器和一个 8 位的数据输出锁存器 /缓冲器，作为输入口时，它不具有锁存能力。 端口 A 和端口 B 一般作为独立的 I/O 口使用，与外设的数据线相连。 端口 C可以作为一个独立的 8 位 I/O 口，也可以拆分为高 4 位和低 4 位的两个 4 位端口，作为二个独立的 4 位 I/O 口使用；端口 C 拆分开的高 4 位和低 4 位还可以与端口 A和端口 B 配合，用作它们的联络信号线。 （ 2） A 组控制、 B 组控制 8255A 将端口 A、 B、 C 分为两组：端口 A 和端口C 的高 4 位构成 A 组，由 A 组控制逻辑电路进行控制；端口 B 和端口 C 的低 4 位构成 B 组，由 B 组控制逻辑电路进行控制。 这两组控制逻辑都从读 /写控制逻辑接收命令信号和读写信号，从内部数据总线接收控制字，并根据控 8 制字确定各端口的工作方式。 16 智能城市交通指挥控制系统设 计 （ 3）数据总线缓冲器 数据总线缓冲器是一个双向三态的 8 位缓冲器，它直接与系统数据总线连接，是 8255A 与 CPU 之间传输数据的必经 之路，数据的输入输出以及控制字的写入都是通过这个缓冲器传递的。 （ 4）读 /写控制逻辑 读 /写控制逻辑电路负责管理 8255A 的数据传输过程。 它接收来自控制总线的控制信号 /WR、 /RD、 RESET 和地址总线的Ａ Ａ 0 以及由地址译码输出的片选信号 /CS，由这些信号形成对端口的读写控制，并通过 A 组控制和 B 组控制电路实现对数据、状态和控制信息的传输。 2． 8255A 的外部引脚 8255A 芯片采用 NMOS 工艺制造，是一个 40 引脚双列直插式（ DIP）封装组件。 其引脚排列如图 ，各引脚信号名称和含义如下。 与 CPU 连接的信号线 D7～ D0： 8255A 的双向三态数据线，和系统的数据总线相连。 A A0、 /RD、 /WR、 /CS 信号组合所实现的各种端口操作见表 所示。 表 各种端口操作 8255A 与外部设备相连的信号线 PA7～ PA0： A 口与外部设备连接的数据线，由 A 口的工作方式决定这些引脚用作输入、输出或双向。 PB7～ PB0： B 口与外部设备连接的数据线，由 B 口的工作方式决定这些引脚用作输入或输出。 [4] （ 3）信号灯电路设计 第三章 控制系统的硬件设计 17 原理图如下： 图 信号灯电路原理图 说明：八盏灯一次代表南北方向，绿，黄，左转及红灯东西方向绿灯，黄，左转及红灯，由 8255 PA 口输出信号控制灯的燃亮及循环情况。 时间显示电路设计 在交通信号灯的正上方安装一个可以显示绿灯通行时间，红灯等待时间的显示电路，采用数码管显示电路是一种很好的方法。 数码管采用两位共阳数码管，提醒驾驶者通行和停止的剩余时间，帮助驾驶者在复杂的道路情况下做出通行或者停车的合适选择，这种直观的显示使得路口更加畅通，有效的保障了 人们的生命安全。 CD4511 器件介绍 CD4511 是一个用于驱动共阴极 LED数码管显示器的 BCD码 ——七段码译码器特点如下 ： 介绍具有 BCD 转换、消隐和锁存 控制、七段译码及驱动功能的CMOS 电路能提供较大的拉电流，可直接驱动 LED 显示器。 CD4511 引脚图及功能 18 智能城市交通指挥控制系统设 计 图 CD4511 引脚图 (A)功能介绍 BI： 4 脚是消隐输入控制端，当 BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT： 3 脚是测试输入端，当 BI=1， LT=0 时，译码输出全为 1，不管输入 DCBA 状态如何，七段均发亮，显示 “8”。 它主要用来检测数码管是否损坏。 LE：锁定控制端，当 LE=0 时，允许译码输出。 LE=1 时译码器是锁定保持状态，译码器输出被保持在 LE=0 时的数值。 A A A A为 8421BCD 码输入端。 a、 b、 c、 d、 e、 f、 g：为译码输出端，输出为高电平 1 有效。 CD4511 的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。 （ b)工作原理： CD4511 的工作真值表如表 ： 表 2 CD4511 真值表 输入 输出 LE BI LI D C B A a b c d e f g 显示 X X 0 X X X X 1 1 1 1 1 1 1 8 X 0 1 X X X X 0 0 0 0 0 0 0 消隐 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 2 0 1 1 0 0 1 1 1 1 1 1 0 0 1 3 第三章 控制系统的硬件设计 19 0 1 1 0 1 0 0 0 1 1 0 0 1 1 4。