单片机的多功能作息时间控制系统毕业设计(编辑修改稿)

单片机的多功能作息时间控制系统毕业设计(编辑修改稿)内容摘要：

山东华宇职业技术学院毕业设计用纸 15 第 二 章 硬件设计 2. 1 单片机部分 AT89C52 特点： ● 与 MCS51 产品指令和引脚完全兼容 ● 8K 字节可重擦写 FLASH 闪存 ● 1000 次擦写周期 ● 全静态操作： 0Hz24MHz ● 三级加密程 序存储器 ● 256X8 字节内部 RAM ● 32 个可编程 I/O 口线 ● 3 个 16 位定时 /计数器 ● 8 个中断源 ● 可编程串行 UART 通道 ● 低功耗空闲和掉电模式 功能特性概述 ： AT89C52 提供以下标准功能： 8K 字节 FLASH 闪存， 256 字节内部 RAM， 32 个 I/O 口线，3 个 16 位定时 /计数器，一个 6 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。 同时， AT89C52 可降至 0Hz 的静态逻辑操作，并支持两种软件可选的节电工作模式。 空闲方式停止 CPU 工作，但允许 RAM，定时 /计数器， 串行通信口及中断系统继续工作。 掉电方式保存 RAM 中的内容，但振荡器停止工作并禁止其他所有部件工作直到下一个硬件复位。 AT89C52 的芯片管脚图如图 31 山东华宇职业技术学院毕业设计用纸 16 引脚功能说明 ： VCC—— 电源电压 GND—— 地 P0 口 —— P0 口是一组 8 位漏极开路型双向 I/O 口，也 即地址 /数据总线复用口。 作为输出口用时，每位能吸收电流的方式驱动 8个 TTL 逻辑门电路，对端口 P0 写“ 1”时，可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低 8 位）和数据总线复用，在访问期间激活内部上拉电阻。 在 FLASH 编程时， P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1 口 —— P1 口是一个带内部上拉电阻的 8 位双向 I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。 对端口写“ 1”，通过内部的上拉电阻把端口拉到高电平， 此时可作输出口。 作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。 与 AT89C51 不同之处是， 和 还可分别作为定时 /计数器 2 的外部计数输入（ ）和输入（ ），参见下表。 FLASH 编程和程序校验期间， P1 接收低 8 位地址。 山东华宇职业技术学院毕业设计用纸 17 和 的第二功能 引脚号 功能特性 T2（定时 /计数器 2 外部计数脉冲输入），时钟输出 T2EX（定时 /计数 2 捕获 /重装载触发和方向控制） P2 口 —— P2 是一个带内部上拉电阻的 8 位双向 I/O 口， P2 的输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。 对端口 P2 写“ 1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流。 在访问外部程序存储器或 16 位地址的外部数据存储器（例如执行 MOVX@DPTR 指令）时，P2 口送出高 8 位地址数据。 在访问 8 位地址的外部数据存储器（如执行 MOVX@RI 指令）时，P2 口输出 P2 锁存器的内容。 FLASH 编 程或校验时， P2 亦接收高位地址和一些控制信号。 P3 口 —— P3 口是一组带有内部上拉电阻的 8 位双向 I/O 口。 P3 口输出缓冲级可驱动（吸收或输出电流） 4 个 TTL 逻辑门电路。 对 P3 口写入“ 1”时，它们被内部上拉电阻拉高并可作为输入端口。 此时，被外部拉低的 P3 口将用上拉电阻输出电流。 P3 口除了作为一般的 I/O 口线外，更重要的用途是它的第二功能，如下表所示： 端口引脚 第二功能 RXD(串行输入口 ) TXD(串行输出口 ) INTO(外中断 0) INT1(外中断 1) TO(定时 /计数器 0) T1(定时 /计数器 1) WR(外部数据存储器写选通 ) RD(外部数据存储器读选通 ) 此外， P3 口还接收一些用于 FLASH 闪存编程和程序校验的控制信号。 山东华宇职业技术学院毕业设计用纸 18 RST—— 复位输入。 当振荡器工作时， RST 引脚出现两个机器周期以上高电平将是单片机复位。 ALE/PROG—— 当访问外部程存储器或数据存储器时， ALE（地址锁存允许）输出脉冲用于锁存地址的低 8 位字节。 一般情况下， ALE 仍以时钟振荡频率的 1/6 输 出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。 要注意的是：每当访问外部数据存储器时将跳过一个 ALE 脉冲。 对 FLASH 存储器编程期间，该引脚还用于输入编程脉冲（ PROG）。 如有必要，可通过对特殊功能寄存器（ SFR）区中的 8EH 单元的 D0 位置位，可禁止ALE 操作。 该位置位后，只有一条 MOVX 和 MOVC 指令才能将 ALE 激活。 此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置 ALE 禁止位无效。 PSEN—— 程序储存允许（ PSEN）输出是外部程序存储器的读选通信号，当 AT89C52 由外部 程序存储器取指令（或数据）时，每个机器周期两次 PSEN 有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次 PSEN 信号。 EA/VPP—— 外部访问允许，欲使 CPU 仅访问外部程序存储器（地址为 0000HFFFFH），EA 端必须保持低电平（接地）。 需注意的是：如果加密位 LB1 被编程，复位时内部会锁存EA 端状态。 如 EA 端为高电平（接 Vcc 端）， CPU 则执行内部程序存储器的指令。 FLASH 存储器编程时，该引脚加上 +12V 的编程允许电源 Vpp，当然这必须是该器件是使用 12V 编 程电压 Vpp。 单片机硬件资源分配 P2． 4 连接按键 P2． 5 连接按键 P2． 6 连接按键 P2． 7 连接按键 P3． 4 连接蜂鸣器 P3． 5 接继电器 P1． 4 连接 X5045 的 SO 端 P1． 5 连接 X5045 的 /CS 端 P1． 6 连接 X5045 的 CLK 端 山东华宇职业技术学院毕业设计用纸 19 P1． 7 连接 X5045 的 SI 端 2. 2 存储器部分 在上一章我已选定了存储器芯片 X5045，下面对其作进一步的介绍： 特点： 可编程的看门狗定时器上电复位及低 VCC 检测，即在上电和 VCC 低于检测门限时，输出复位信号。 输出复位高电平有效，直至 VCC=1V 复位信号仍有效 SPI 接口方式，最高可达 1MHZ 的串行时钟频率 512*8 位串行 EEPROM 低功耗 CMOS， 3mA 工作电流， 10uA 备用电流 电源电压： 分块锁定，可保护 1/4， 1/2 或所有 EEPROM 列 防止偶然性写保护 高可靠性，数据可保存 100 年，每字节可擦除次数可达到 10 万次 可编程的复位门限。 需要加高电压（ 1518V 加在 WP 引脚）及一个专门的时序 8 引脚小型 DIP 封装 图 (如图 32) 引脚说明： CS(1)：片选输入 SO(2)：串行输出 SI(3)：串行输出 SCK(4)：串行时钟输入 WP(5)：写保护输入 Vss(6)： 接 地 Vcc(7)：电源电压 山东华宇职业技术学院毕业设计用纸 20 RESET(8)：复位输出 使用说明： 串行输出（ SO） SO 是一个推 /拉串行数据输出引脚，在读周期时间内，数据从这个引脚输出，串行时钟脉冲下降沿时数据输出。 串行输入（ SI） SI 是串行数据输入引脚，所有的操作码，字节，地址及数据都通过这个引脚写入存储器，串行时钟脉冲上升沿时，数据被锁存。 串行时钟（ SCK） 串行时钟控制串行总线为数据的输入和输出计时， SI 引脚的操作码，地址或数据在时钟输入上 升沿时被锁存， SO 引脚的数据在时钟输入上升沿时被改写。 片选（ /CS） 当 /CS 为高电平时 ,X5043/45 被检测 ,SO 输出引脚处于高阻抗状态，除非内部写操作在进行中的时候， X5045 将处于后备电源模式。 /CS 为低电平时，可以使 X5943/45 处于工作电源模式，应特别注意，在电源上电以后，需要在开始任何操作以前完成 /CS 引脚上高电平到低电平的转换。 写保护（ /WP） 当 /WP 为低电平时，对于 X5045 不能完成非易失性写操作，但是在其他方面工作正常。 当 /WP 被拉成高电平时，所有的功能，包括非易 失性写操作都能正常工作。 当 /WP 变成高电平， /CS 仍然是低电平时，将中断对 X5045 的写操作，如果内部写周期已经开始， /WP 变成低电平将对写操作没有影响。 复位（ RESET） X5045 的 RESET 分别工作在高电平 /低电平，对外输出一直工作到 VCC 降至最小电压以下，将一直工作 200ms 直到 VCC 升高大于最小电压。 如果看门狗定时时间已定， /CS 保持高电平或低电平的时间超过看门狗的定时时间， RESET 也同样有效。 当 /CS 下降沿时可使看门狗定时器复位。 工作原理 山东华宇职业技术学院毕业设计用纸 21 X5045 是设计成直接与许多微控 制器系列的同步串行外设接口（ SPI）相接的512*8EEPROM。 X5045 包括一个 8 位指令寄存器，可以通过 SI 输入来访问，数据在 SCK 上升延由时钟同步输入，在整个工作期间内， /CS 必须低电平且 /WP 输入必须是高电平。 复位电源： 给 X5045 上电将使复位电路有效，这个电路使 RESET 引脚有效， RESET 可以阻止系统微处理机在不充足的电压或振荡器稳定之前开始操作，当 VCC 超过装置的 Vtrip200ms（理论值）电路将解除 RESET，允许资料处理机开始处理代码。 设定 Vtrip 电压时序（ VCC=要设定的值） 低电压控制： 在操作过程中， X5045 监测 VCC 标准并检测 RESET，如果提供的电压低于预先设置的最小 Vtrip 值，在电源供电不足或节电状态， RESET 会发信号阻止微处理机操作， RESET信号有效一直到电压降至 1V。 并且仍有效到 VCC 恢复并超 过 Vtrip200ms。 看门狗定时： 看门狗电路通。