allegro
基于allegro_spb的八路抢答器电路板的设计与仿真毕业论文(编辑修改稿)
15+ 5 V+ 5 VS W 7S W 6S W 5S W 4S W 3S W 2S W 1S W 051 0 ΩD1LE DS W 8+ 5 V8主持控制开关 清除10 K Ω 图 抢答电路 定时电路 74LS48 的 7， 6， 2， 3 引脚接受来自 74LS192 的输出信号并把它译码 显示在数码管上。 74LS192 的 9， 10， 11， 15 引脚完成时间设定功能