电子钟
整 时间月调整 时间年调整 显示周 显示日 显示月 显示年 时间显示 时间显示主界面 四川信息职业技术学院毕业设计说明书 (论文 ) 第 13 页 LCD 的初始化与及 显示 程序 1 LCD 的初始化 void ini()/*LCD 的初始化 函数 { rw=0。 en=0。 P1=0xff。 writeCG()。 write_order(0x38)。 /*端口写入
两条横线的长度与版芯尺寸相同，线粗 ）。 页眉 、 页脚 边距分别为 和。 页码。 页码 用小五号字，居中标于页面底部。 摘要、目录等文前部分的页码用罗马数字单独编排，正文以后的页码用阿拉伯数字编排。 摘要 中文摘要一般为 300字左右，外文摘要应与中文摘要内容相同，在语法、用词和书写上应正确无误，摘要页勿需写出论文题目。 中、外文摘要应各占一页，编排装订时放置正文前，并且中文在前，外文在后。
件描述语言设计了一个电子钟系统。 该系统在开发软件 Quartus Ⅱ环境中设计完成，本文给出了设计该数字系统的流程和方法，最后通 过 CPLD 实现预定功能。 关键词：硬件描述语言；VHDL；Quartus Ⅱ；电子钟；CPLDDesign of Electronic clock Based On Hardware Description Language VHDLKong
而解。 测控系统 使用单片机微处理器可以设计各种工业控制系统、环境控制系统、数据控制系统，例如温室人工气候控制、水闸自动控制、电镀生产线自动控制、汽轮机电波调节系统等。 在目前数字控制系统的简易控机中，采用单片机可提高可靠性，增强其 功能，降低成本。 智能接口 微电脑系统，特别是较大型的工业测控系统中，除外围装置（打印机、键盘、磁盘、 CRT） 外，还有许 多外部通信、采集、多路分配管理
三章 结 论 综合效果图： 以上为 protues 部分设计的， ads 程序见附录。 14 心得体会 回顾起此次课程设计，至今我仍感慨颇多，从理论到实践，我学到很多很多的东西，不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的内容。 通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与 实践相结合起来，从理论中得出结论
可以跳过这一步，只在布线完成以后，进行时序仿真）。 （ 3） 逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成 最简的布尔表达式和信号的连接关系。 逻辑综合软件会生成 .edf（ edif）的 EDA工业标准文件。 （ 4） 布局布线：将 .edf 文件调入 PLD 厂家提供的软件中进行布线，即把设计好的逻辑安放到 PLD/FPGA 内。 （ 5） 编程下载：确认仿真无误后
“ 1”。 XTAL1 反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2 来自反向振荡放大器的输出。 P1 口 8 位双向 I/O 口。 引脚 ～ 提供内部上拉，当作为输入并被外部下拉为低电平时，它们将输出电流，这是因内部上拉的缘故。 和 需要外部上拉，可用作片内精确模拟比较器的正向输入（ AIN0）和反向输入（ AIN1）， P1 口输出缓冲器能接收 20mA 电流，并能直接驱动
0 开始，如此重复。 秒的十为计数单元为 6 进制，当 QDQCQBQA 变成 0101 时，通过与非门把它的清零端变显 示 器 显 示 器 显 示 器 显 示 器 译码器 译码器 译码器 译码器 7 进制周计数器 24 进制时计数器 60 进制分计数器 60 进制秒计数器 晶体振荡器 分频 器 成 0，计数器的输出被置零，跳过 0110 到 1111 的状态，又从 0000 开始，如此就是
a4=0。 end end endmodule 仿真波形图如下： 由于 48MHz分为 1KHz现象不明显，故此处改成将 48000分频改为 5分频，现象为： 将 500Hz改为 2Hz和 1Hz，此处 250分频改为 3分频， 现象为： 分频电路封装图如下： 7 计数器设计 为了形成时钟，需要由上一级进位信号驱动下一级电路开始工作。 秒和分均为 60 进制，时为 24 进制，所以需要设计模
期为 24 小时，显示满刻度为 23时 59 分 59 秒，另外还有校时功能。 因此，一个基本的数字钟电路主要由显示器“时”，“分”，“秒”和单片机，还有校时电路组成。 8 个数码管的段选接到单片机的 P0 口，位选接到单片机的 P2口。 数码管按照数码管动态显示的工作原理工作，将标准秒信号送入“秒单元”，“秒单元”采用 60 进制计数器，每累计 60 秒发 出一个“分脉冲”信号