计费器

车计费器课程设计采用了两个不同的频率，一个是 1Hz和 10Hz 的时钟脉冲。 因为我要接的硬件电路时钟是 1KHz 的时钟，所以分别采用 100 分频和 1000 分频以得到 10Hz 和 1Hz 的时钟，如图 所示为100 分频和 1000 分频。 图 等待时间 min1 min0 的波形 仿真 我是用 1KHz 的时钟的 1000 分频来作为秒信号的脉冲，再通过 60进制加

平状态。 由真值表可以看出，当 OE 为高电平时，无论 LE 与 D 端为何电平状态，其输出均为高阻态，此时芯片处于不可控状态。 做设计时必须使其处于可控状态，即 OE 应 13 该接低电平。 当 OE 为低电平时，若 LE 为 H，则 D 与 Q 同时为 H 或者 L，数据实现直通传送；而当 LE 为 L 时，无论 D 为何状态 Q 都保持上一次的数据状态，数据被锁存住，

排阻VCCTXRXP20P21P23D0D1D2D3D4D5D6D7RSR/WEP31P30P32P33P34P35P36P3712345678RST91011121314151617XTAL218XTAL119GND202122232425262728PSEN29ALE30EA/VPP313233343536373839VCC40U2STC89C52P13 图 单片机最小系统 AT24C02