逻辑电路

置 1/置位 置 0 /复位 /清 0 小 结 3. 当满足约束条件 SD+ RD＝ 1时，改变输入信号，就可以改变输出信号状态。 11 12 时钟触发器 时钟是指一种周期性矩形脉冲（ CP）。 实用的 触发器都是在时钟信号的控制（ 同步 ）下工作。 （时钟）触发器不仅有触发端，还有 CP端。 13 Q Q RD SD a b c d R S CP 直接清零端 直接置位端 输出端 输入端

反馈延迟 电路 (2) 不包含记忆性元件 (触发器 )，仅由 门电路 构成 I0 I1 In1 Y0 Y1 Ym1 组合逻辑 电路 二、组合电路逻辑功能表示方

34 8位并行输入 /串行输出寄存器 74HC165 D0~D7 ：异步并行输入 Ds ：串行输入 CE ：芯片使能 , Chip Enable PL ：并行输入使能 ,Parallel Load 16/34 移位寄存器  在时钟信号作用下，可以将数据向左或者向右移位 串行输入 /右移 /串行输出 输入 输出 串行输入 /左移 /串行输出 输出 输入 循环右移 循环左移 输入 输出 串行输入