秒表
67abcdefg8dpdpD S ?D P Y _7 S E G _D PabfcgdeDPY1234567abcdefg8dpdpD S ?D P Y _7 S E G _D PabfcgdeDPY1234567abcdefg8dpdpD S ?D P Y _7 S E G _D PR?R E S 2S?S W P BS?S W P BV C C 程序流程图 主程序 中断程序 N Y N Y
1、 、秒、到的主要的问题及注意事项 元器件明细表 总原理接线图 统设计思路与总体方案通过对设计要求的分析，应用相关的数字电子电路方面的知识画出原理图，检查无误后，将原理图在 仿真，验证通过无误后，可以考虑使用何种方案来实现设计电路。 我们可以通过对照原理图在万能板上焊接来实现所设计的电路；也可以在 画出原理图并布好线通过做 来实现所设计的电路；还可以通过在面包板上插线来实现设计的电路。
背光部分可以更换 ) 注： 1602的管脚功能 １０ 三、硬件设计 AT89S52 是一种低功耗、高性能 CMOS8 位微控制器，具有 8K 在系统可编程 Flash 存储器。 使用 Atmel 公司高密度非 易失性存储器技术制造，与工业 80C51 产品指令和引脚完 全兼容。 片上 Flash 允许程序存储器在系统可编程，亦适于 常规编程器。 在单芯片上，拥有灵巧的 8 位CPU 和在系统
器 T0。 计时采用定时器 T0中断完成，定时溢出中断周期为 1ms，当一处中断后向 CPU 发出溢出中断请求，每发出一次中断请求就对毫秒计数单元进行加一，达到 10 次就对十毫秒位进行加一，依次类推，直到 秒重新复位。 本论文 主要内容包括三部分：第一部分介绍硬件部分设计思路及方案；第二部分介绍了软件部分的设计思路和设计；最后一部分则是整个系统的安装与调试过程。 通信 102班，姓名 青瓜
图 5V稳压直流电源 陕西理工学院 第 6 页 共 23 页 时钟脉冲发生器可有很多构成方式。 例如：利用石英晶体振荡器配合分频器即可得到相应的脉冲信号。 还可以利用电压比较器得到时钟脉冲电路。 相比之下，利用 555 构建多谐振荡器来得到时钟脉冲信号比较便利，信号的精度较电压比较器要高，更符合本设计的要求。 555 定时器时一种多用途的数字 模拟混合电路，利用它能极方便地构成施密特触发器
（二）．程序流程图 开始 ＳＥＴ按下 开始计时 ＲＥＳＥＴ按下 R1＝０ 停止计时 Ｙ Ｙ Ｙ Ｎ Ｎ Ｎ （三）．程序 ORG 0000H JMP MAIN ORG 0003H JMP EX00 ORG 0013H JMP EX11 ORG 001BH JMP TT1 ORG 0030H MAIN:MOV SP,60H MOV DPTR,TABLE MOV TMOD,10H MOV P1
Vcc Vss 接地 Vcc 正常操作时为 +5V 接地 ， 外接晶振引脚 XTAL1 和 XTAL2 a、 XTAL1 内部振荡电路反相放大器的输出端，是外接晶体的一个引脚。 当5 采用 外部振荡时， 此引脚接地。 b、 XTAL2 内部振荡电路反相放大器的输出端， 是 外接晶体的 的另一端。 当采用外部振荡时，此引脚接外部振荡源。 （ 2） 控制或与其他电源复用引脚 a、 RST/VPD
rst=1。 sta=0。 end else begin state=reset_time。 rst=0。 end start_time: if (fstart amp。 amp。 !start) begin state=stop_time。 rst=1。 sta=1。 end else begin state=start_time。 rst=1。 sta=0。 end stop_time:
级别。 避免出现 CPU 执行完定时溢出中断程序后再响应外部中断程序，影响计时精度。 AT89C52 的自然优先级顺序排列如下： 中断源 最高 外部中断 0 定时 /计数器 0溢出中断 外部中断 1 定时 /计数器 1溢出中断 串行口中断 最低 数字式秒表中的两个按键采用了中断实现功能。 开始采用外部中断 INT0，暂停采用外部中断 INT1。 另外程序中还用到了定时 /计数器 0
电阻时， 7 脚为高电平。 3．输出端状态的改变有滞回现象，回差电压为。 4．输出与触发输入反相。 用 555 定时器构成多谐振荡器 多谐振荡器是一种自激振荡器，接通电源后不需外加触发便能产生矩形脉冲 陕西理工学院电子技术综合课程设计 7 图 4：多谢振荡器 我们用 555 定时器构成多谐振荡器的原理很简单 ,只要将施密特触发器的反相输出端经 RC 积分电路接回输入端即可。 当接通电源以后