quartusii
基于quartusii软件的hdb3码编码器的设计
产生了利用 FPGA 进行 HDB3 码编码的思路：先进行加 V码，加 B码操作，在此过程中，暂不考虑其极性，然后将 V 码， 1码和 B码分成两组，分别进行极性变换来一次实现。 这样可以提高系统的效率，同时减小系统延时。 HDB3 编码器的数字电路部分由三个模块组成： V 码产生单元 (v Gen)， B 码产生单元 (B Gen)，单极性一双极性转换单元 (single2double)。 9